Test per sottosistemi e modelli referenziati
I test per sottosistemi e modelli referenziati in Simulink® Design Verifier™ si riferisce alla capacità dello strumento di generare casi di test specifici per singoli sottosistemi e modelli referenziati all'interno di un modello di Simulink. Questa feature consente agli utenti di concentrarsi su componenti specifici di un modello, garantendo che ogni parte soddisfi i requisiti e funzioni correttamente. Isolando e testando questi componenti, gli utenti possono ottenere una verifica più mirata, identificare tempestivamente eventuali problemi e migliorare l'affidabilità e le prestazioni complessive del sistema.
Argomenti
- What Is Component Verification?
An overview of the two approaches to component verification.
- Generate Test Cases for a Subsystem
Analyze an individual subsystem.
- Generate Test Cases for a Reusable Library Subsystem
Analyze a reusable library subsystem.
- Achieve Missing Coverage in Subsystems and Model Blocks
Explains how to convert subsystems to Model blocks before attempting to achieve missing coverage.
- Use Test Generation Advisor to Identify Analyzable Components
Use the Test Generation Advisor to guide model and component analysis.
- Analyze a Stateflow Atomic Subchart
Analyzing an atomic subchart using Simulink Design Verifier software.
