Prerequisiti

Programmazione Xilinx Zynq SoCs in MATLAB e Simulink. Nozioni di progetto hardware e sistemi di comunicazione.

Sistemi SDR (Software Defined Radio) in Zynq con Simulink

Questo corso, della durata di un giorno, presenta la modellizzazione, la configurazione e la messa in opera di progetti di Software Defined Radio sviluppati con MATLAB^® e Simulink^®, utilizzando come esempio un ADI RF SOM. Tra gli argomenti trattati:

Modellare sistemi di comunicazione usando Simulink
Implementare sistemi Radio I/O con ADI RF SOM e Simulink
Messa in opera di prototipi con segnali in tempo reale attraverso il co-progetto hardware-software (HW/SW co-design)

Scopri maggiori dettagli sui nostri corsi

Prerequisiti

Programmazione Xilinx Zynq SoCs in MATLAB e Simulink. Nozioni di progetto hardware e sistemi di comunicazione.

Giorno 1
Modellizzare sistemi di comunicazione usando Simulink	Obiettivo: Modellare e simulare le catene di segnali RF signal e gli algoritmi di comunicazione. Presentazione della nozione di Software Defined Radio e delle procedure ad essa associate Modellare usando Simulink il sistema AD9361 RF Agile Transceiver, e comprenderne il funzionamento Simulare un sistema di comunicazione che includa trasmettitore, AD9361 Transceiver, canale di trasmissione e ricevitore (ambiente di test RF)
Implementare sistemi Radio I/O con ADI RF SOM e Simulink	Obiettivo: Verificare il funzionamento dell'algoritmo di trasmissione/ricezione in banda base utilizzando un flusso di dati reali provenienti dal AD9361 e diretti verso MATLAB e Simulink. Panoramica sui System Objects necessari e della piattaforma hardware Configurazione del ADI RF SOM come un ricevitore o trasmettitore RF Trattamento in MATLAB e Simulink dei segnali ricevuti in banda base Configurazione dei filtri e dei registri del AD9361 attraverso i Sistem Objects Verifica delle prestazioni dell'algoritmo usando dati reali e confronto con la simulazione
Messa in opera di prototipi usando dati in tempo reale attraverso la co-progettazione hardware-software (HW/SW Co-design)	Obiettivo: Generare codice HDL e C per la logica programmabile (PL) e il processore (PS) disponibili sul SoC Zynq al fine di implementare un sistema di ricezione/trasmissione. Presentazione del processo di HW/SW co-design su Zynq Implementazione di trasmissione e ricezione su PL/PS attraverso la co-progettazione hardware-software Configurazione del modello di interfaccia software Caricare il codice sul processore ARM ed effettuare la messa a punto dei parametri in tempo reale usando Simulink Creazione di un sistema stand-alone

Guaranteed to Run

Registrandoti ad uno di questi corsi, avrai la certezza che non sarà cancellato o rischedulato per nessuna ragione.

Calendario e registrazione

Risultati 1 - 2 di 2

Date	Località	Lingua	Costo	Iscrizione
15 nov 2019	US, New Mexico, Albuquerque	English	USD 750
15 nov 2019	Germania, München (Ismaning)	English	EUR 700

Risultati 1 - 2 di 2

Il prezzo si applica per l’acquisto e l’uso in Stati Uniti, Per i prezzi da applicare in altre aree geografiche, contattare l’ufficio Commerciale. Il prezzo del prodotto non include le tasse di vendita e d’uso, le accise, l’IVA e altre. Tutte le tasse, le imposte e le spese pertinenti, così come i tributi e i dazi statali applicabili a questo acquisto, saranno calcolati sull’ordine finale. Per ulteriori informazioni, vedere la Policy MathWorks per la Formazione.