J-K Flip-Flop
Modellare un flip-flop J-K con attivazione sul fronte negativo
Librerie:
Simulink Extras / Flip Flops
Descrizione
Il blocco J-K Flip-Flop modella un flip-flop J-K attivato sul fronte negativo. Il blocco J-K flip-flop presenta tre input, J, K e CLK. Sul fronte negativo (discendente) del segnale di clock (CLK), il blocco J-K Flip-Flop genera Q e il suo complemento !Q, secondo la seguente tabella della verità. In questa tabella della verità, Qn-1 è l'output al passo temporale precedente.
Nota
Il blocco J-K Flip-Flop tratta un input diverso da zero come vero (1).
| J | K | Q n | !Q n |
|---|---|---|---|
| 0 | 0 | Q n-1 | !Q n-1 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | !Q n-1 | Q n-1 |
Quando J è 1 e K è 0, il flip-flop passa allo stato set (Qn è 1). Quando J è 0 e K è 1, il flip-flop passa allo stato reset (Qn è 0). Quando sia J che K sono 0, il flip-flop rimane nello stato precedente (Qn è Qn-1). Quando sia J e K sono 1, il flip-flop cambia stato (Qn è il complemento di Qn-1).
Segnali logici come tipi di dati booleani o doppi
L'impostazione del parametro di configurazione Implement logic signals as boolean data (vs. double) influisce sui tipi di dati di input e di output del blocco J-K Flip-Flop in quanto questo blocco è un sottosistema mascherato che utilizza il blocco Combinatorial Logic. Per ulteriori informazioni su questo parametro di configurazione, vedere Implement logic signals as Boolean data (vs. double).
Porte
Input
Output
Parametri
Cronologia versioni
Introdotto in R2008b
Vedi anche
S-R Flip-Flop | Clock | D Latch | D Flip-Flop