HDL Verifierでコ​シミュレーションする​際のシミュレーション​速度について

HDL VerifierでQuestaやIncisiveとコシミュレーションする際に、シミュレーション速度は単体より遅くなりませんか？ また、機能制限などありますか？

Answer 1

[Atsushi Matsumoto]

HDLシミュレータとMATLAB/Simulinkのコシミュレーション（協調シミュレーション）は、TCP/IPまたは共有メモリによるデータ通信を行うため、ポート数が多くなるとそこがボトルネックとなり、シミュレーション速度が低下する可能性があります。  

TCP/IPを使うと、Cross Platform（Windows-Linux間）でのコシミュレーションも対応していますが、単体マシンで実行するほうが比較的高速に動作します。（データ通信と処理負荷のバランスにもよりますが）

機能制限としては、対応しているHDLシミュレータが限られていることです。ModelSimの正規版（フリーで付属しているものは非対応）、Questa、Incisiveが対応しています。  

 

HDL Verifierにはコシミュレーションの他にもFPGA-in-the-LoopとDPIコンポーネント生成といった検証機能があります。

FPGA-in-the-Loopは、HDLシミュレータの代わりに汎用のAltera/Xilinx FPGAボードを使用して、FPGAに実装したユーザロジックを検証する機能で、「超」高速に実行することができます。FPGA実装するのにコンパイルする時間がかかってしまうのがネックです。  

 

DPIコンポーネント生成は、MATLAB/Simulinkで作成したテストベンチからCコードとSystem Verilogラッパーを生成して、それをHDLシミュレータ上でテストベンチとして使用する機能です。HDLシミュレータ単体で実行ファイル化されたテストベンチを実行するので、高速に動作するのが特長です。ジョブスケジューラの利用やCソースコードのパラメータスイープにも対応することができます。  

 

利用用途に応じて適切な機能をご利用下さい。