photo

Hiro Kawai

MathWorks

Last seen: 2 giorni fa Attivo dal 2025

Followers: 0   Following: 3

Programming Languages:
C++, C, Perl, VHDL
Spoken Languages:
English, Japanese
Professional Interests:
Targeting FPGA & SoC Hardware, FPGA Debug, Image Processing Toolbox, FPGA, ASIC, and SoC Development, Prototype Deep Learning Networks on FPGA

Statistica

MATLAB Answers

0 Domande
4 Risposte

RANK
6.299
of 300.369

REPUTAZIONE
8

CONTRIBUTI
0 Domande
4 Risposte

ACCETTAZIONE DELLE RISPOSTE
0.00%

VOTI RICEVUTI
0

RANK
 of 20.936

REPUTAZIONE
N/A

VALUTAZIONE MEDIA
0.00

CONTRIBUTI
0 File

DOWNLOAD
0

ALL TIME DOWNLOAD
0

RANK

of 168.407

CONTRIBUTI
0 Problemi
0 Soluzioni

PUNTEGGIO
0

NUMERO DI BADGE
0

CONTRIBUTI
0 Post

CONTRIBUTI
0 Pubblico Canali

VALUTAZIONE MEDIA

CONTRIBUTI
0 Punti principali

NUMERO MEDIO DI LIKE

  • Knowledgeable Level 1
  • First Answer

Visualizza badge

Feeds

Visto da

Risposto
FIL Block Output Differs from Expected Value
I have tried FIL with the almost same condition. MATLAB Version: R2025a HDL Coder Version: R2025a Target Tool: Xilinx Vivado...

4 mesi fa | 0

Risposto
HDL Coder を使って ASIC 用の AXI 接続の IP は生成できますか?
流れとしてはFPGA向けと同様となります。Genericで生成の場合は、HDL CoderのWorkflow Advisorにて下記のようにお試し下さい。 1.1. Set Target Device and Synthesis Toolにて Ta...

4 mesi fa | 0

Risposto
SimulinkでHDLコード生成に対応したスタック構造について
Simulink (HDL Coder) はHDLコード生成に対応した様々な粒度のブロックが用意されており、これらを組み合わせることで任意の回路を設計することが出来ます。まずはそのイメージを掴んで頂ければと思います。 スタック (LIFO) ブロック...

7 mesi fa | 0

| accettato

Risposto
Serializer 1Dブロックのvalidinの使い方
https://jp.mathworks.com/help/hdlcoder/ref/serializer1d.html こちらのドキュメントをご参照下さい。 Serializer 1DブロックのvalidInポートには信号の取り込み / 取り込まない...

7 mesi fa | 0

| accettato