Compare To Zero

Determinare come il segnale si confronta con lo zero

• 

Librerie:
Simulink / Logic and Bit Operations
HDL Coder / Logic and Bit Operations

Descrizione

Il blocco Compare To Zero confronta un segnale di input con lo zero. Specificare come l'input viene confrontato con lo zero con il parametro Operator.

L'output è 0 se il confronto è falso e 1 se è vero.

Esempi

Operazioni di base con segnali a dimensione variabile vincolata

Questo esempio mostra come generare segnali a dimensione variabile vincolata e illustra alcune operazioni che utilizzano tali segnali. In questo esempio, si generano segnali a dimensione variabile utilizzando il blocco Selector e il blocco Switch. I segnali sono utilizzati nelle operazioni matematiche, nella creazione di bus, nella selezione di bus, nella concatenazione di matrici e per implementare l'equazione di un filtro discreto.

• Apri modello

Porte

Input

Port_1 — Segnale di input

scalare | vettore | matrice

Segnale di input, specificato come scalare, vettore o matrice confrontato con lo zero. Se il tipo di dato di input non può rappresentare lo zero, si verifica un overflow dei parametri. Per rilevare questo overflow, andare al riquadro Diagnostics > Data Validity della finestra di dialogo Configuration Parameters (Parametri di configurazione) e impostare Parameters > Detect overflow su warning o error.

In questo caso, il blocco confronta il segnale di input con il valore di riferimento del tipo di dato di input. Ad esempio, se si dispone di un segnale di input di tipo fixdt(0,8,2^0,10), il tipo di dato di input può rappresentare numeri interi senza segno a 8 bit compresi tra 10 e 265 a causa di un bias di 10. Il valore di riferimento è 10, anziché 0.

Tipi di dati: half | single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point

Output

Port_1 — Segnale di output

0 | 1 | scalare | vettore | matrice

L'output è 0 se il confronto è falso e 1 se è vero.

L'output del blocco è uint8 o boolean, a seconda della selezione effettuata per il parametro Output data type.

Tipi di dati: uint8 | Boolean

Parametri

Operator — Operatore logico

<= (predefinito) | == | ~= | < | >= | >

Questo parametro può assumere i seguenti valori:

• ==: determina se l'input è uguale a zero.

• ~=: determina se l'input è diverso da zero.

• <: determina se l'input è inferiore a zero.

• <=: determina se l'input è minore di o uguale a zero.

• >: determina se l'input è maggiore di zero.

• >=: determina se l'input è maggiore di o uguale a zero.

Utilizzo programmatico

Parametro dei blocchi: relop

Tipo: vettore di caratteri

Valori: '==' | '~='| '<' |'<='| '>='| '>'

Impostazione predefinita: '<='

Output data type — Tipo di dato dell'output

boolean (predefinito) | uint8

Specificare il tipo di dato dell'output, boolean o uint8.

Utilizzo programmatico

Parametro dei blocchi: OutDataTypeStr

Tipo: vettore di caratteri

Valori:'boolean' | 'uint8'

Impostazione predefinita: 'boolean'

Enable zero-crossing detection — Selezionare per abilitare il rilevamento dello zero-crossing

on (predefinito) | off

Selezionare per abilitare il rilevamento dello zero-crossing. Per ulteriori informazioni, vedere Zero-Crossing Detection.

Utilizzo programmatico

Parametro dei blocchi: ZeroCross

Tipo: vettore di caratteri

Valori: 'off' | 'on'

Impostazione predefinita: 'on'

Caratteristiche del blocco

Tipi di dati:	Boolean | double | fixed point | half | integer | single
Passaggio diretto	sì
Segnali multidimensionali	sì
Segnali di dimensioni variabili	sì
Rilevamento zero-crossing	sì

Ulteriori informazioni

Copertura del modello

Se si dispone di una licenza Simulink^® Coverage™, il blocco Compare To Zero riceve la copertura delle condizioni.

La copertura della condizione misura:

• Il numero di volte in cui il confronto tra l'input e zero è vero

• Il numero di volte in cui il confronto tra l'input e zero è falso

Se si seleziona la metrica di copertura Relational boundary (Simulink Coverage), il blocco Compare To Zero riceve una copertura dei confini relazionali. Per ulteriori informazioni, vedere Relational Boundary Coverage (Simulink Coverage).

Funzionalità estese

Generazione di codice C/C++
Genera codice C e C++ con Simulink® Coder™.

Generazione di codice HDL

Genera codice VHDL, Verilog e SystemVerilog per progetti FPGA e ASIC utilizzando HDL Coder™.

HDL Coder™ fornisce ulteriori opzioni di configurazione che influiscono sull'implementazione HDL e sulla logica sintetizzata.

Architettura HDL

Questo blocco ha un'architettura HDL predefinita.

Proprietà del blocco HDL

ConstrainedOutputPipeline	Numero di registri da posizionare sugli output spostando i ritardi esistenti nel progetto. La pipeline distribuita non ridistribuisce questi registri. L'impostazione predefinita è 0. Per ulteriori dettagli, vedere ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Numero di stadi della pipeline di input da inserire nel codice generato. La pipeline distribuita e la pipeline vincolata in output possono spostare questi registri. L'impostazione predefinita è 0. Per ulteriori dettagli, vedere InputPipeline (HDL Coder).
OutputPipeline	Numero di stadi della pipeline di output da inserire nel codice generato. La pipeline distribuita e la pipeline vincolata in output possono spostare questi registri. L'impostazione predefinita è 0. Per ulteriori dettagli, vedere OutputPipeline (HDL Coder).

Supporto di dati complessi

Questo blocco supporta la generazione di codici per segnali complessi.

Generazione di codice PLC
Genera codice di testo strutturato con Simulink® PLC Coder™.

Conversione a virgola fissa
Progetta e simula sistemi a virgola fissa con Fixed-Point Designer™.

Cronologia versioni

Introduzione prima di R2006a

Vedi anche

Compare To Constant | Logical Operator | Bitwise Operator | String Compare