Riduzione della complessità del modello
Il software Simulink® Design Verifier™ funziona in modo più efficace nell'analisi di modelli di grandi dimensioni utilizzando un approccio dal basso verso l'alto. In questo approccio, il software analizza prima i componenti più piccoli del modello, risultando più rapido rispetto all'utilizzo delle impostazioni predefinite. Un approccio dal basso verso l'alto offre diversi vantaggi:
Consente di risolvere i problemi che rallentano il rilevamento degli errori, la generazione dei test o la verifica delle proprietà in un ambiente controllato.
Risolvere i problemi relativi ai componenti del modello di piccole dimensioni prima di analizzare il modello nel suo complesso è più efficiente, soprattutto se nel modello sono presenti componenti non raggiungibili che è possibile individuare solo nel contesto del modello stesso.
È possibile eseguire il debug più rapidamente, individuando e risolvendo i problemi in modo iterativo.
Se un singolo componente del modello presenta un problema, ad esempio un componente non è raggiungibile durante la simulazione, può impedire al software di generare test per tutti gli obiettivi in un modello di grandi dimensioni.
Se si desidera superare le limitazioni di compatibilità nel modello o personalizzare gli elementi del modello per l'analisi, è possibile utilizzare le regole di sostituzione del blocco Simulink Design Verifier. Se si desidera generare ulteriori valori per i parametri nel modello durante l'analisi, utilizzare le configurazioni dei parametri Simulink Design Verifier.
Funzioni
sldvblockreplacement | Replace blocks for analysis |
sldvexporttoversion | Exports a data file for use in a previous version of Simulink Design Verifier (Da R2024a) |
Argomenti
Riduzione della complessità del modello
- Bottom-Up Approach to Model Analysis
Explains the benefits of analyzing a model starting with low-level elements. - Sources of Model Complexity
Describes model characteristics that may complicate an analysis. - Role of Approximations During Model Analysis
Approximations Simulink Design Verifier performs before beginning its analysis. - Logical Operations Short-circuiting
Explains how Simulink Design Verifier short-circuits logic blocks. - Extract Subsystems for Analysis
Explains how subsystems and atomic subcharts are extracted for individual analysis. - Manage Model Data to Simplify the Analysis
Simplify your model to simplify the Simulink Design Verifier analysis. - Partition Model Inputs for Incremental Test Generation
You can constrain the values of model inputs using the Simulink Design Verifier Test Condition block. - Analyzing Models with Large Verification State Space
Techniques to simplify the complexity of models with large verification state spaces. - Block Reduction
Explains how Simulink reduces blocks during simulation and how it affects the Simulink Design Verifier analysis.
Esecuzione della sostituzione del blocco
- What Is Block Replacement?
Brief overview of block replacements. - Built-In Block Replacements
Describes the factory default block replacement rules and library. - Template for Block Replacement Rules
Introduces a template for creating custom block replacement rules. - Block Replacements for Unsupported Blocks
This example shows how to use Simulink® Design Verifier™ functions to replace unsupported blocks and how to customize test vector generation for specific requirements.
