Shady
Followers: 0 Following: 0
Python, C++, MATLAB, Arduino
Statistica
1 Domanda
0 Risposte
RANK
172.642
of 292.739
REPUTAZIONE
0
CONTRIBUTI
1 Domanda
0 Risposte
ACCETTAZIONE DELLE RISPOSTE
100.0%
VOTI RICEVUTI
0
RANK
of 147.907
CONTRIBUTI
0 Problemi
0 Soluzioni
PUNTEGGIO
0
NUMERO DI BADGE
0
CONTRIBUTI
0 Post
CONTRIBUTI
0 Pubblico Canali
VALUTAZIONE MEDIA
CONTRIBUTI
0 Punti principali
NUMERO MEDIO DI LIKE
Accept 1 answer given by other contributors
Awarded to Shady on 15 Sep 2022
Publish your first review
Awarded to Shady on 18 Dec 2020
Feeds
Domanda
HDL System Blockset FPGA design generation Error
I am trying to downsample my data in FPGA using xilinx SoC blockset. I downsampled data using FIR Filters and downsampler and it...
quasi 2 anni fa | 1 risposta | 0
1
risposta
Puoi anche selezionare un sito web dal seguente elenco:
Americhe
- América Latina (Español)
- Canada (English)
- United States (English)
Europa
- Belgium (English)
- Denmark (English)
- Deutschland (Deutsch)
- España (Español)
- Finland (English)
- France (Français)
- Ireland (English)
- Italia (Italiano)
- Luxembourg (English)
- Netherlands (English)
- Norway (English)
- Österreich (Deutsch)
- Portugal (English)
- Sweden (English)
- Switzerland
- United Kingdom (English)
Asia-Pacifico
- Australia (English)
- India (English)
- New Zealand (English)
- 中国
- 日本Japanese (日本語)
- 한국Korean (한국어)