Questa pagina è stata tradotta automaticamente.
Completa un sondaggio di 1 minuto sulla qualità di questa traduzione.
TH Rosenheim utilizza HDL Coder per sviluppare ASIC per azionamenti di controllo ad alta precisione
Utilizzando la progettazione Model-Based, i ricercatori hanno sviluppato un ASIC in nove mesi
“Simulink e HDL Coder ci hanno consentito di realizzare il nostro ASIC in soli nove mesi, un processo che avrebbe richiesto il doppio del tempo con la nostra limitata competenza in HDL e ASIC. Un workflow ASIC in HDL Coder ci ha consentito di generare rapidamente HDL e di scorrere la toolchain ASIC, raggiungendo i nostri obiettivi in termini di potenza, prestazioni e area. Il nostro ultimo chip di X-FAB è stato testato al 100% sul silicio, in parte grazie a HDL Verifier.”
Risultati chiave
- Progettato, implementato e verificato con successo un ASIC ad alte prestazioni per il controllo del servoazionamento
- Ottenuto un tasso di commutazione più elevato e una dinamica del ciclo di controllo migliorata entro un budget di potenza di 120 mW, che è 33 volte inferiore al prototipo FPGA corrispondente
- Semplificato il workflow dal modello all'ASIC, riducendo i tempi di sviluppo di diversi mesi
- Fornito un ASIC privo di errori con loop di controllo verificati fino a 200 KHz e stabilità della posizione di ±1,6 nm
Il workflowdell'ASIC (a sinistra) insieme all'ASIC prodotto in una scheda controller (a destra).
Gli ingegneri ricercatori della Technical University of Applied Sciences (TH Rosenheim) in Germania avevano bisogno di un controller di azionamento servo configurabile per un controllo ad alta accelerazione e ad alta precisione sul loro banco di prova per motori a bobina mobile. Tali azionamenti ad alta precisione sono essenziali nell'industria dei semiconduttori per un posizionamento preciso. Le implementazioni tradizionali dei controller basati su software non erano in grado di gestire le frequenze PWM di 200 kHz e superiori, richieste in tali applicazioni. TH Rosenheim ha quindi deciso di progettare un ASIC personalizzato per ottenere una frequenza di commutazione più elevata con un budget di potenza di 120 mW. L'aumento della frequenza di commutazione ottenuto tramite semiconduttori a banda larga consente di migliorare notevolmente la dinamica del circuito di controllo. Inoltre, TH Rosenheim voleva adattare il modello sviluppato per la prototipazione FPGA per creare l'ASIC con modifiche minime.
Con un'esperienza limitata nella programmazione HDL e nella progettazione ASIC, gli ingegneri TH Rosenheim hanno utilizzato un workflow da MATLAB® e Simulink® a ASIC fornito da HDL Workflow Advisor in HDL Coder™. Hanno progettato il controller e la sua interfaccia di comunicazione SPI in Simulink e li hanno verificati tramite simulazione. Hanno generato Verilog® utilizzando HDL Coder e lo abbiamo distribuito su un FPGA per la prototipazione. Il team ha utilizzato le funzionalità HDL Verifier™ per la co-simulazione e i test FPGA-in-the-loop per verificare la corretta implementazione del modello Simulink in HDL e nell'hardware, consentendo di identificare e risolvere iterativamente i problemi di progettazione. Inoltre, hanno generato banchi di prova UVM per il loro workflow di verifica ASIC.
Grazie alla straordinaria collaborazione con il team di sviluppo MathWorks, lo strumento di sintesi Cadence® Genus™ ASIC è ora supportato in HDL Workflow Advisor. Il team ha sintetizzato l'HDL generato con un numero minimo di impostazioni. La funzionalità genhdltdb ha fornito stime temporali precise durante la fase di modellazione utilizzando lo strumento Cadence Genus e i dati del nodo tecnologico ASIC. Ciò ha ridotto notevolmente i cicli di iterazione per l'identificazione dei problemi di tempistica e ha abbreviato questa fase da sei settimane a pochi giorni.
L'intero processo, dalla creazione del modello alla fabbricazione dell'ASIC, ha richiesto solo nove mesi anziché più di un anno, con il 99% dell'HDL di qualità ASIC di produzione finale generato da HDL Coder. I test hanno confermato che l'ASIC è completamente privo di errori, con verifiche del circuito di controllo fino a 200 kHz e una stabilità della posizione di ±1,6 nm.
TH Rosenheim ha sviluppato il suo ASIC utilizzando la progettazione Model-Based e HDL Coder, prodotto da X-FAB con un nodo tecnologico da 180 nm. Quest'anno, TH Rosenheim prevede di sviluppare un ASIC utilizzando un nodo HPC+ da 28 nm di TSMC.
