HDL Coder
Genera codice VHDL e Verilog per progetti FPGA e ASIC
HDL Coder genera codice Verilog® e VHDL® trasmissibile e sintetizzabile da funzioni MATLAB®, modelli Simulink® e digrammi Stateflow®. Il codice HDL generato può essere utilizzato per la programmazione FPGA o la prototipazione e progettazione ASIC.
HDL Coder fornisce un advisor del flusso di lavoro che automatizza la programmazione di Xilinx®, Microsemi® e FPGA Intel®. È possibile controllare l’architettura HDL (49:42) e l’implementazione, evidenziare percorsi critici e generare stime di utilizzo delle risorse hardware. HDL Coder fornisce tracciabilità tra il modello Simulink e il codice generato Verilog e VHDL, consentendo la verifica del codice per applicazioni ad alta integrità conformemente allo standard DO-254 e ad altri standard.
Inizia ora:
Progettazione hardware ad alto livello
Progetta il tuo sottosistema scegliendo tra oltre 300 blocchi Simulink per HDL, funzioni MATLAB e diagrammi Stateflow. Simula il comportamento hardware del progetto, esplora architetture alternative e genera Verilog o VHDL sintetizzabile.
Vendor-independent
Genera RTL sintetizzabile da utilizzare nell’ampia gamma di flussi di lavoro di implementazione e nei dispositivi FPGA, ASIC e SoC. Riutilizza gli stessi modelli per la generazione di codice di prototipo e di produzione.
Codice HDL leggibile e tracciabile
Conformati agli standard di sicurezza funzionali come gli standard DO-254, ISO 26262 e IEC 61508 mantenendo tracciabilità fra i requisiti, il modello e il codice HDL. Il codice generato HDL è conforme alle regole degli standard d’industria ed è leggibile per le revisioni del codice.
"Design Closure" prevedibile
Consenti a progettisti di algoritmi e hardware di lavorare insieme in un unico ambiente dove possono applicare le loro competenze individuali ed ovviare alla mancanza di comunicazione esistente nei flussi di lavoro tradizionali che generalmente si affidano a documenti di specifiche e codice RTL codificato a mano.
Sviluppo hardware più veloce
Fai convergere in modo più efficiente le progettazioni di sistemi di alta qualità integrando la progettazione di algoritmi e hardware in un unico ambiente. Scopri come l’implementazione dell’hardware può influenzare i vincoli dell’algoritmo fin dalle prime fasi del flusso di lavoro.
Progetti ottimizzati
Esplora un’ampia gamma di architettura software e opzioni di quantizzazione a virgola fissa prima dell’implementazione di un codice RTL. Le ottimizzazioni di sintesi ad alto livello eseguono una mappatura efficiente nelle risorse del dispositivo, quali logica, DSP e RAM.
Esplora in modo rapido un’ampia gamma di opzioni di implementazione.
Verifica anticipata
Simula la funzionalità digitale, analogica e del software a livello di sistema all’inizio del flusso di lavoro e integra continuamente mentre affini i modelli per l’implementazione. Controlla suite di test, misura test coverage e genera componenti per un jumpstart della verifica del codice RTL.
Dispositivi basati su FPGA
Genera un RTL che mappa in maniera efficiente sui dispositivi Xilinx, Intel e Microsemi FPGA e SoC. Mappa gli ingressi e le uscite a livello del dispositivo dei registri I/O e AXI utilizzando pacchetti di supporto per hardware per schede popolari o definisci un progetto di riferimento personalizzato.
Simulazione in tempo reale e test
Esegui il targeting di moduli I/O FPGA programmabili da Speedgoat e altri utilizzando HDL Workflow Advisor e simula utilizzando Simulink Real-Time™. La generazione di codice HDL a virgola mobile nativa (9:19) semplifica i flussi di lavoro per prototipazione ad elevata precisione.
Comunicazioni wireless
Progetta algoritmi a livello di sistema utilizzando segnali dal vivo o acquisiti, quindi aggiungi dettagli di architettura hardware o riutilizza sottosistemi o blocchi da Wireless HDL Toolbox™. Distribuisci su piattaforme Software-Defined Radio (SDR) preconfigurate o su hardware target personalizzati.
Controllo di motori elettrici
Implementa sistemi di controllo complessi a bassa latenza su hardware FPGA, ASIC o SoC mantenendo la precisione virgola mobile (9:19) se necessario. Simula con modelli di impianto, distribuisci nei sistemi prototipo e riutilizza modelli per la distribuzione della produzione.
Elaborazione video e immagini
Genera RTL efficiente da blocchi e sottosistemi Vision HDL Toolbox™ che modellano implementazioni di hardware di streaming di algoritmi di elaborazione della visione. Migliora gli algoritmi modellando la latenza di transazione memoria e software con SoC Blockset™.
Modellazione dell’impianto HIL
Esegui simulazioni in tempo reale di modelli dell’impianto hardware-in-the-loop (HIL) Simscape™ complessi sui sistemi rapid control prototyping FPGA. Utilizza il Simscape HDL Workflow Advisor per programmare automaticamente moduli Speedgoat FPGA I/O.
Progettazione per hardware
Sviluppa algoritmi che funzionano in maniera efficiente su dati in streaming. Aggiungi dettagli di architettura hardware con blocchi Simulink per HDL, blocchi MATLAB Function e grafici Stateflow.
Da virgola mobile a virgola fissa
Nella quantizzazione a virgola fissa, la precisione numerica viene sostituita dalla precisione di implementazione. Fixed-Point Designer™ aiuta l’automazione e la gestione del processo, mentre la generazione di codice HDL a virgola mobile nativa (9:19) fornisce precisione per un’ampia gamma di operazioni dinamiche.
Prototipazione e verifica
Sposta a sinistra la verifica (shift-left) per eliminare prima i bug e assicurarti che le funzioni dell’hardware siano conformi al contesto di sistema. Utilizza un HDL Verifier™ per eseguire il debug di prototipi FPGA direttamente da MATLAB e Simulink e per generare componenti per velocizzare la verifica RTL.