Progettazione in virgola fissa

Per modellare algoritmi di elaborazione del segnale in virgola fissa e analizzare gli effetti della quantizzazione sul comportamento e sulle prestazioni del sistema, è possibile utilizzare le funzionalità DSP System Toolbox™ e Fixed-Point Designer™. Per un elenco dei System object DSP System Toolbox che supportano le operazioni in virgola fissa, vedere System Objects in DSP System Toolbox that Support Fixed-Point Design. Per un elenco dei blocchi in DSP System Toolbox che supportano le operazioni in virgola fissa, utilizzare la funzione showsignalblockdatatypetable.

Eseguire l'analisi dei compromessi di progettazione e le ottimizzazioni su questi algoritmi simulandoli con diverse lunghezze di parola, scalature, gestione degli overflow e scelte dei metodi di arrotondamento prima di procedere sull'hardware. Per un esempio che mostra come ottimizzare gli algoritmi in virgola fissa, vedere Optimized Fixed-Point FIR Filters.

È possibile progettare filtri in virgola mobile e convertire i filtri in virgola fissa utilizzando Fixed-Point Designer. Questo workflow di progettazione consente di ottimizzare i filtri in virgola fissa e di analizzare gli effetti della quantizzazione. Per ulteriori informazioni, vedere Conversione da virgola mobile a virgola fissa.