La traduzione di questa pagina non è aggiornata. Fai clic qui per vedere l'ultima versione in inglese.

Zero-Order Hold

Implementare un periodo di campionamento di mantenimento di ordine zero

• 

×

Librerie:
Simulink / Discrete
HDL Coder / Discrete

Descrizione

Il blocco Zero-Order Hold mantiene il proprio input per il periodo di campionamento specificato. Se l'input è un vettore, il blocco trattiene tutti gli elementi del vettore per lo stesso periodo del tempo di campionamento.

Il tempo tra i campionamenti si specifica con il parametro Sample time. Un'impostazione di -1 indica che il blocco eredita il Sample time.

Suggerimento

Non utilizzare il blocco Zero-Order Hold per creare una transizione da veloce a lenta tra blocchi che operano a frequenze di campionamento diverse. Utilizzare invece il blocco Rate Transition.

Supporto per il bus

Il blocco Zero-Order Hold è un blocco compatibile con il bus. L'input può essere un segnale bus virtuale o non virtuale. Non esistono restrizioni specifiche per il blocco. Tutti i segnali in un bus non virtuale di input a un blocco Zero-Order Hold devono avere lo stesso tempo di campionamento, anche se gli elementi dell'oggetto bus associato specificano tempi di campionamento ereditati. È possibile utilizzare un blocco Rate Transition per modificare il tempo di campionamento di un singolo segnale o di tutti i segnali di un bus. Per ulteriori informazioni, vedere Modify Sample Times for Nonvirtual Buses e Bus-Capable Blocks.

È possibile utilizzare un array di bus come segnale di input per un blocco Zero-Order Hold. Per ulteriori dettagli sulla definizione e l'utilizzo di un array di bus, vedere Group Nonvirtual Buses in Arrays of Buses.

Confronto con blocchi simili

I blocchi Memory, Unit Delay e Zero-Order Hold presentano funzionalità simili, ma con capacità diverse. Inoltre, anche lo scopo di ciascun blocco è diverso.

La tabella mostra l'utilizzo consigliato per ciascun blocco.

Blocco	Scopo del blocco	Esempi di riferimento
Unit Delay	Implementare un ritardo utilizzando un tempo di campionamento discreto specificato dall'utente. Il blocco accetta e genera segnali con un tempo di campionamento discreto.	Engine Timing Model with Closed Loop Control (sottosistema di compressione)
Memory	Implementare un ritardo di un passo temporale di integrazione principale. Idealmente, il blocco accetta segnali continui (o fissi con passo temporale minore) e genera un segnale fisso con passo temporale minore.	Building a Clutch Lock-Up Model (Logica della modalità di attrito/Sottosistema FSM di lockup) Capture the Velocity of a Bouncing Ball with the Memory Block
Zero-Order Hold	Convertire un segnale di input con tempo di campionamento continuo in un segnale di output con tempo di campionamento discreto.	Developing the Apollo Lunar Module Digital Autopilot Tracking radar utilizzando i blocchi MATLAB Function

Ciascun blocco ha le seguenti funzionalità.

Capacità	Memoria	Ritardo di unità	Mantenimento di ordine zero
Specifica della condizione iniziale	Sì	Sì	No, perché l'output del blocco al tempo t = 0 deve corrispondere al valore di input.
Specifica del tempo di campionamento	No, perché il blocco può ereditare il tempo di campionamento solo dal blocco di comando o dal risolutore utilizzato per l'intero modello.	Sì	Sì
Supporto per segnali basati su frame	No	Sì	Sì
Supporto per la registrazione dello stato	No	Sì	No

Esempi

Tracking radar utilizzando i blocchi MATLAB Function

Questo esempio mostra come creare un filtro di Kalman che stima la posizione di un aereo utilizzando un blocco MATLAB Function. Dopo aver stimato la posizione, il modello richiama una funzione MATLAB® esterna per tracciare i dati di tracking.

• Apri modello

Developing the Apollo Lunar Module Digital Autopilot

"Working on the design of the Lunar Module digital autopilot was the highlight of my career as an engineer. When Neil Armstrong stepped off the LM (Lunar Module) onto the moon's surface, every engineer who contributed to the Apollo program felt a sense of pride and accomplishment. We had succeeded in our goal. We had developed technology that never existed before, and through hard work and meticulous attention to detail, we had created a system that worked flawlessly." -Richard J. Gran, The Apollo 11 Moon Landing: Spacecraft Design Then and Now.

• Apri live script

Porte

Input

Port_1 — Segnale di input

scalare | vettore

Segnale di input che il blocco trattiene per un periodo di campionamento.

Tipi di dati: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

Output

Port_1 — Segnale di output

scalare | vettore

Segnale di output che corrisponde all'input mantenuto per un periodo di campionamento.

Tipi di dati: single | double | int8 | int16 | int32 | int64 | uint8 | uint16 | uint32 | uint64 | Boolean | fixed point | enumerated | bus

Parametri

Tempo di campionamento (-1 per ereditato) — Intervallo discreto tra gli hit del tempo di campionamento

-1 (predefinito) | scalar

Specificare l'intervallo di tempo tra i campionamenti. Per ereditare il tempo di campionamento, impostare questo parametro su -1. Vedere Specifica del tempo di campionamento per ulteriori informazioni.

Non specificare un tempo di campionamento continuo (0 o [0,0]). Questo blocco supporta solo tempi di campionamento discreti. Quando questo parametro è -1, il tempo di campionamento ereditato deve essere discreto e non continuo.

Utilizzo programmatico

Per impostare il valore del parametro del blocco in modo programmatico, utilizzare la funzione set_param.

Per ottenere il valore del parametro del blocco in modo programmatico, utilizzare la funzione get_param.

Parametro:	SampleTime
Valori:	-1 (predefinito) | positive scalar number
Tipi di dati:	char | string

Esempio set_param("mdl/Zero-Order Hold","SampleTime","0.1") specifies a discrete sample time of 0.1 for the Zero-Order Hold block named Zero-Order Hold in the model named mdl.

Caratteristiche del blocco

Tipi di dati:	Boolean | bus | double | enumerated | fixed point | integer | single
Passaggio diretto	sì
Segnali multidimensionali	no
Segnali di dimensioni variabili	no
Rilevamento zero-crossing	no

Funzionalità estese

Generazione di codice C/C++

Genera codice C e C++ con Simulink® Coder™.

In determinate condizioni, il codice generato poggia sulle funzioni memcpy o memset (strong.h).

Generazione di codice HDL

Genera codice VHDL, Verilog e SystemVerilog per progetti FPGA e ASIC utilizzando HDL Coder™.

HDL Coder™ fornisce ulteriori opzioni di configurazione che influiscono sull'implementazione HDL e sulla logica sintetizzata.

Architettura HDL

Questo blocco ha un'architettura HDL predefinita.

Proprietà del blocco HDL

ConstrainedOutputPipeline	Numero di registri da posizionare sugli output spostando i ritardi esistenti nel progetto. La pipeline distribuita non ridistribuisce questi registri. L'impostazione predefinita è 0. Per ulteriori dettagli, vedere ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Numero di stadi della pipeline di input da inserire nel codice generato. La pipeline distribuita e la pipeline vincolata in output possono spostare questi registri. L'impostazione predefinita è 0. Per ulteriori dettagli, vedere InputPipeline (HDL Coder).
OutputPipeline	Numero di stadi della pipeline di output da inserire nel codice generato. La pipeline distribuita e la pipeline vincolata in output possono spostare questi registri. L'impostazione predefinita è 0. Per ulteriori dettagli, vedere OutputPipeline (HDL Coder).

Supporto di dati complessi

Questo blocco supporta la generazione di codici per segnali complessi.

Generazione di codice PLC
Genera codice di testo strutturato con Simulink® PLC Coder™.

Conversione a virgola fissa
Progetta e simula sistemi a virgola fissa con Fixed-Point Designer™.

Cronologia versioni

Introduzione prima di R2006a

Vedi anche

Memory | Unit Delay