Mixed-Signal Blockset
Progettazione, analisi e simulazione di sistemi analogici e di segnali misti
Domande? Contattaci.
Mixed-Signal Blockset fornisce modelli di componenti e di disturbi, strumenti di analisi e test bench per la progettazione e la verifica di circuiti integrati (IC) di segnali misti.
È possibile modellare PLL, convertitori di dati e altri sistemi a vari livelli di astrazione. Questi modelli possono essere utilizzati per simulare componenti di segnali misti con algoritmi DSP complessi e logica di controllo. È possibile personalizzare i modelli per includere disturbi come il rumore, la non linearità, il jitter e gli effetti della quantizzazione. La simulazione rapida a livello di sistema svolta grazie ai risolutori Simulink variabili consente di eseguire il debug dell’implementazione e di individuare eventuali difetti di progetto senza la simulazione dell’IC a livello del transistor.
Con l’applicazione Mixed-Signal Analyzer è possibile analizzare, visualizzare e identificare trend all’interno di dati di segnali misti. L’opzione di integrazione di Cadence® Virtuoso ADE MATLAB consente di importare database dei risultati delle simulazioni a livello di circuito in MATLAB. In alternativa, è possibile importare una netlist SPICE e creare o modificare un circuito lineare non variabile nel tempo con elementi parassiti estratti dalla progettazione di IC. Il blockset fornisce funzioni di analisi per la post-elaborazione dei risultati della simulazione per verificare le specifiche, eseguire il fitting delle caratteristiche e creare report delle misurazioni.
Analisi di dati di segnali misti
Utilizza l’app Mixed-Signal Analyzer per visualizzare, analizzare e identificare trend in modo interattivo all’interno di dati di segnali misti. L’opzione di integrazione di Cadence Virtuoso ADE MATLAB consente di importare database dei risultati delle simulazioni in MATLAB.
Progettazione di phase-locked loop
Progetta e simula dei phase-locked loop (PLL) a livello di sistema. Le architetture tipiche comprendono PLL a N intero con prescaler a modulo singolo o doppio e PLL a N frazionario con accumulatori o modulatori delta-sigma. Verifica e visualizza le risposte a loop aperto e a loop chiuso del tuo progetto.
Progettazione di ADC e DAC
Progetta e simula un convertitore di dati analogico-digitale (ADC) e digitale-analogico (DAC) a livello di sistema. Le architetture tipiche includono gli ADC a conversione diretta (Flash) e gli ADC con registro ad approssimazioni successive (SAR), nonché i DAC segmentati e a resistori pesati.
Rumore di fase e jitter
Modella il jitter di apertura negli ADC e specifica profili arbitrari di rumore di fase nel dominio della frequenza per VCO e PLL. Visualizza gli effetti con il diagramma a occhio.
Misurazioni e test bench
Misura il tempo di blocco, il profilo del rumore di fase e la frequenza operativa dei PLL. Caratterizza le prestazioni dei blocchi costruttivi come i VCO, i PFD e le pompe di carica. Misura le caratteristiche di CA e CC e il jitter di apertura degli ADC.
Modelli comportamentali
Progetta il tuo sistema di segnali misti usando blocchi costruttivi come, ad esempio, le pompe di carica, i filtri di anello, i comparatori di fase e frequenza (PFD), gli oscillatori controllati in tensione (VCO), i divisori di frequenza e sorgenti di clock di campionamento. Inoltre, è possibile affinare i modelli analogici a un livello di astrazione più basso con Simscape Electrical.
Risorse di prodotto:
“In passato, non sapevamo fino a che punto i nostri progetti sarebbero stati in grado di gestire il jitter prima di testarli sul chip. Ora che eseguiamo simulazioni a livello di sistema con modelli discreti e a tempo continuo in Simulink, abbiamo la certezza che quando progettiamo un chip funzionerà”.
