Mixed-Signal Blockset

Progettazione e simulazione di sistemi analogici e ibridi

 

Mixed-Signal Blockset™ fornisce modelli di componenti e di disturbi, strumenti di analisi e test bench per la progettazione e la verifica di circuiti integrati (IC) ibridi.

Potrai modellare PLL, convertitori di dati e altri sistemi a vari livelli di astrazione, oltre che esplorare un’ampia serie di architetture di IC. Potrai personalizzare i modelli per includere disturbi come il rumore, la non linearità e gli effetti della quantizzazione, per poi affinare la descrizione del sistema usando una metodologia di tipo top-down.

Grazie ai test bench forniti, potrai verificare le prestazioni del sistema e migliorare il grado di fedeltà della modellazione tramite il fitting delle caratteristiche di misurazione o dei risultati delle simulazioni a livello di circuito. La simulazione rapida a livello di sistema svolta grazie ai solutori Simulink® variabili consente di eseguire il debug dell’implementazione e di individuare eventuali difetti del progetto prima della simulazione dell’IC a livello del transistor.

Con Mixed-Signal Blockset potrai simulare componenti ibridi insieme ad algoritmi di DSP complessi e alla logica di controllo. Ne risulta che sia gli addetti alla progettazione della parte analogica che quelli addetti alla progettazione della parte digitale potranno lavorare sulle stesse specifiche eseguibili.

Inizia ora:

Progettazione a livello di sistema

Progetta sistemi ibridi usando i modelli delle architetture tipiche. Imposta i parametri dei modelli usando valori estrapolati dalle specifiche delle schede tecniche. Segui una metodologia di tipo top-down e usa modelli “white-box” come punto di partenza per i tuoi progetti.

Progettazione di PLL

Progetta e simula dei phase-locked loop (PLL) a livello di sistema. Le architetture tipiche comprendono PLL a N intero con prescaler a modulo singolo o doppio, e PLL a N frazionario con accumulatori o modulatori delta-sigma. Verifica e visualizza la risposta ad anello aperto e ad anello chiuso del tuo progetto.

PLL a N frazionario con un modulatore delta-sigma.

Progettazione di ADC

Progetta e simula un convertitore di dati analogico-digitale (ADC) a livello di sistema, inclusi i disturbi relativi alla quantizzazione e alle tempistiche. Le architetture tipiche includono gli ADC a conversione diretta (Flash) e gli ADC con registro ad approssimazioni successive (SAR).

ADC con registro ad approssimazioni successive (SAR) con Time Scope.

Modelli comportamentali ibridi

Progetta dei sistemi ibridi personalizzati usando blocchi costruttivi e includi i disturbi più comuni.

Libreria degli elementi costruttivi

Progetta il tuo sistema ibrido usando blocchi costruttivi come, ad esempio, le pompe di carica, i filtri di anello, i comparatori di fase e frequenza (PFD), gli oscillatori controllati in tensione (VCO), i divisori di frequenza e fonti di clock di campionamento. Potrai, inoltre, affinare i modelli analogici a un livello di astrazione più basso con Simscape Electrical™.

Libreria degli elementi costruttivi per PLL.

Modellazione dei disturbi

Modella gli effetti temporali, il rumore di fase, il jitter, le perdite e altri tipi di disturbi nella tua simulazione.

Imperfezioni legate alle tempistiche

Modella i tempi di salita e di discesa, la velocità di risposta finita e i ritardi temporali variabili nei tuoi cicli di feedback. Dopo aver modellato gli effetti temporali, potrai eseguire delle simulazioni per valutare la stabilità e stimare i tempi di blocco.

Effetti del jitter su un segnale di clock.

Rumore di fase e jitter

Modella il jitter di apertura negli ADC e specifica profili arbitrari di rumore di fase nel dominio della frequenza per VCO e PLL. Visualizza gli effetti con il diagramma a occhio.

Profilo del rumore di fase per un VCO.

Test e verifica

Verifica le prestazioni di PLL e di ADC con metriche specifiche per l’applicazione. Riutilizza il tuo test bench negli strumenti per la progettazione di IC di terze parti.

Test bench

Misura i tempi di blocco, il profilo del rumore di fase e la frequenza operativa dei PLL, poi caratterizza le prestazioni dei blocchi costruttivi come i VCO, i PFD e le pompe di carica. Misura le caratteristiche di CA e CC e il jitter di apertura degli ADC.

Test bench per ADC.

Integrazione con gli ambienti di simulazione degli IC

Riutilizza i modelli ibridi a livello di sistema nel tuo ambiente di progettazione di IC tramite la cosimulazione oppure generando un modulo SystemVerilog con HDL Verifier™. Per la parte digitale del sistema puoi generare un codice HDL sintetizzabile con HDL Coder™.

Cosimulazione con Cadence® Virtuoso® AMS Designer.

Funzionalità recenti

Nuovi esempi ADC

Consentono di capire come valutare e confrontare le prestazioni di diversi ADC

Nuovi esempi PLL

Consentono di capire come progettare e analizzare PLL, incluso il rumore di fase

Guarda le note di rilascio per ulteriori informazioni su queste caratteristiche e sulle funzioni corrispondenti.

Prova gratuita

30 giorni di esplorazione a tua disposizione.

Scarica ora

Pronto per acquistare?

Richiedi una quotazione ed esplora i prodotti correlati.

Sei uno Studente?

Acquista MATLAB e Simulink per studenti.

Scopri di più