Obiettivo: Preparare un modello Simulink per la generazione di codice HDL. Generare codice HDL e testbench per modelli semplici che non richiedono ottimizzazioni.

• Preparare un modello Simulink per la generazione di codice HDL
• Generare codice HDL
• Generare un testbench
• Verificare il codice HDL generato con un simulatore HDL

Obiettivo: Stabilire la corrispondenza tra codice HDL e specifici blocchi Simulink nel modello. Usare il Fixed-Point Tool per finalizzare l'architettura a virgola fissa del modello.

• Collegare il codice HDL generato a specifici blocchi Simulink
• Migliorare efficienza e accuratezza del codice HDL grazie al Fixed-Point Tool

Obiettivo: Generare codice HDL per sistemi multirate

• Preparazione di un modello multirate per la generazione di codice HDL
• Generazione di codice HDL con clock singoli o multipli

Obiettivo: Usare pipelines per soddisfare i requisiti di temporizzazione. Usare specifiche implementazioni hardware e condividere risorse per ottimizzazioni di area.

• Generare codice HDL usando HDL Workflow Advisor
• Soddisfare i requisiti di temporizzazione attraverso l'uso di pipeline
• Scegliere specifiche implementazioni hardware per specifici blocchi Simulink
• Condividere risorse FPGA/ASIC nei sottosistemi
• Verificare l'accuratezza del codice HDL generato

Obiettivo: Generare codice HDL quando alcune componenti del modello sono implementate utilizzando il blocco MATLAB Function. Utilizzare e adattare blocchi della biblioteca di modelli. Scrivere codice MATLAB per effettuare operazioni in virgola fissa.

• Utilizzare la biblioteca "design patterns"
• Generare codice HDL a partire dal blocco MATLAB Function

Obiettivo: Incorporare codice HDL scritto a mano e/o esterno.

• Incorporare codice scritto a mano
• Incorporare codice esterno (vendor-party IP)

Obiettivo: Verificare il codice HDL usando un simulatore HDL nel modello Simulink.

• Verificare un componente HDL usando Simulink