Formazione MATLAB e Simulink

Dettagli dei corsi

Questo corso pratico di due giorni si focalizza sullo sviluppo e la configurazione di modelli in Simulink® e sull'implementazione su Xilinx® Zynq®-7000 All Programmable SoCs. Il corso è pensato per gli utenti di Simulink che intendono generare, convalidare e implementare il codice embedded e il codice HDL usando Embedded Coder® e HDL Coder™.

Viene fornita una ZedBoard™ a ogni partecipante da essere utilizzata durante il corso. La scheda viene programmata durante il corso e rimane a te dopo la formazione.

Elenco degli argomenti:

  • Panoramica della piattaforma Zynq e configurazione dell'ambiente
  • Introduzione a Embedded Coder e HDL Coder
  • Generazione e implementazione di un IP core
  • Utilizzo dell'interfaccia AXI4
  • Verifica processor-in-the-loop
  • Interfaccia dati con applicazione in tempo reale
  • Integrazione dei driver dei dispositivi
  • Progetto di riferimento personalizzato

Giorno 1


Panoramica della piattaforma Zynq e configurazione dell'ambiente

Obiettivo: Configurare la piattaforma Zynq-7000 e l'ambiente MATLAB.

  • Panoramica di Zynq-7000
  • Impostazione della piattaforma e del software Zynq
  • Configurazione dell'ambiente MATLAB
  • Test della connettività all'hardware Zynq

Introduzione a Embedded Coder e HDL Coder

Obiettivo: Configurare i modelli Simulink per la generazione di codice embedded e interpretare efficacemente il codice generato.

  • Architettura di un'applicazione embedded
  • Generazione del codice ERT
  • Moduli del codice
  • Strutture di dati nel codice generato
  • Configurazione di un modello Simulink per la generazione di codice HDL
  • Utilizzo di HDL Workflow Advisor

Generazione e implementazione di un IP core

Obiettivo: Usare HDL Workflow Advisor per configurare un modello Simulink, generare e costruire codice HDL e C e implementarlo sulla piattaforma Zynq.

  • Configurazione di un sottosistema per la logica programmabile
  • Configurazione dell'interfaccia e delle periferiche di destinazione
  • Generazione dell'IP core e integrazione con l'SDK
  • Costruzione e implementazione del bitstream FPGA
  • Generazione e implementazione di un modello di interfaccia software
  • Sincronizzazione dei parametri con External Mode

Giorno 2


Utilizzo dell'interfaccia AXI4

Obiettivo: Usare varie interfacce AXI per la comunicazione dei dati tra il sistema di elaborazione e la logica programmabile.

  • Panoramica dell'interfaccia AXI
  • Applicazioni AXI4-Lite
  • Utilizzo di AXI4-Stream
  • Considerazioni sulle prestazioni AXI4

Verifica processor-in-the-loop

Obiettivo: Usare il processor-in-the-loop per verificare l'algoritmo in esecuzione sulla piattaforma Zynq e profilare i tempi di esecuzione nel tuo algoritmo di produzione.

  • Workflow di processor-in-the-loop (PIL) su Zynq
  • Verifica PIL con riferimento al modello
  • Profilazione dell'esecuzione del codice con PIL
  • Considerazioni su PIL

Giorno 3


Interfaccia dati con applicazione in tempo reale

Obiettivo: Usare l'interfaccia UDP per lo streaming dei dati tra Simulink e l'applicazione in tempo reale in esecuzione sulla piattaforma Zynq.

  • Panoramica dell'interfaccia dati
  • Configurazione dei blocchi UDP per lo streaming dei dati
  • Sincronizzazione dei dati tra Simulink e Zynq
  • Interfaccia dati con AXI Stream
  • Suddivisione del progetto
  • Considerazioni sull'interfaccia dati

Integrazione dei driver dei dispositivi

Obiettivo: Sviluppare interfacce di driver di dispositivi per integrare le periferiche nel sistema di elaborazione.

  • Workflow per lo sviluppo di driver di dispositivi
  • Utilizzo dello strumento Legacy Code
  • Interfaccia GPIO
  • Compilazione incrociata dei driver di dispositivo

Giorno 4


Progetto di riferimento personalizzato

Obiettivo: Creare pacchetti di IP riutilizzabili per Vivado e registrare schede personalizzate e progetti di riferimento.

  • Motivazioni per un progetto di riferimento personalizzato
  • Creazione di IP riutilizzabili per Vivado
  • Panoramica del progetto di riferimento
  • Personalizzazione di un progetto di riferimento
  • Registrazione della scheda e del progetto di riferimento personalizzato

Livello: Intermedio

Durata: 4 giorni

Lingue: English, 한국어