Stateflow

 

Stateflow

Modellare e simulare una logica decisionale usando macchine a stati e diagrammi di flusso

Inizia ora:

Corso interattivo gratuito

Stateflow Onramp

Progettazione di logica di controllo

Modella la logica di sistema utilizzando macchine a stati, diagrammi di flusso e tabelle della verità.

Progettazione grafica di macchine a stati

Costruisci graficamente macchine a stati avvalendoti di stati e giunzioni collegati da transizioni. Puoi anche creare funzioni usando le notazioni del diagramma di flusso, i sottosistemi Simulink, il codice MATLAB e le tabelle della verità.

Diagramma Stateflow che definisce la logica di un sistema di controllo della temperatura di una caldaia. Il diagramma utilizza funzioni grafiche (destra) per implementare gli algoritmi di utility chiamati dal sistema di riscaldamento (sinistra).

Diagramma Stateflow che definisce la logica di un sistema di controllo della temperatura di una caldaia. Il diagramma utilizza funzioni grafiche (destra) per implementare gli algoritmi di utility chiamati dal sistema di riscaldamento (sinistra).

Progettazione di diagrammi di flusso

Crea diagrammi di flusso disegnando transizioni sono collegate ai giunzioni. Pattern Wizard consente di creare schemi di flusso logici di comune utilizzo. Puoi utilizzare diagrammi di flusso per progettare la logica di transizione tra gli stati.

Diagramma di flusso Stateflow

Rappresenta graficamente logiche combinatorie come alberi decisionali e loop iterativi con diagrammi di flusso.

Progettazione di logica con tabelle

Le tabelle della verità in Stateflow consentono di modellare la logica in Simulink quando l’output dipende solamente dall’input attuale. Le tabelle di transizione di stato forniscono un ambiente strutturato per la modellazione di macchine a stati in Simulink.

Tabella della verità che implementa la logica per la selezione di una lettura di sensore valida in un algoritmo di identificazione guasti.

Tabella della verità che implementa la logica per la selezione di una lettura di sensore valida in un algoritmo di identificazione guasti.

Esecuzione e debug di grafici

Visualizza il comportamento del sistema per l’analisi e il debug.

Esecuzione dei grafici Stateflow

Visualizza il comportamento del sistema utilizzando animazioni del diagramma di stato per evidenziare transizioni e stati attivi nei grafici.

Esecuzione del debug di grafici Stateflow

Le funzionalità di debug di Stateflow consentono di analizzare dettagliatamente l’esecuzione del grafico. Puoi impostare un breakpoint, monitorare i valori dei dati e scorrere le varie funzioni nei diagrammi di stato.

Opzioni di visualizzazione dei dati di simulazione in Stateflow. In alto a sinistra: Simulink Data Inspector per la comparazione di segnali specifici; in basso a sinistra: interfaccia MATLAB personalizzata per l’analisi dei dati; destra: Simulink Signal Selector per il confronto di stati specifici.

Opzioni di visualizzazione dei dati di simulazione in Stateflow. In alto a sinistra: Simulink Data Inspector per la comparazione di segnali specifici; in basso a sinistra: interfaccia MATLAB personalizzata per l’analisi dei dati; destra: Simulink Signal Selector per il confronto di stati specifici.

Sviluppare logica riutilizzabile per applicazioni MATLAB

Utilizza gli oggetti grafici di Stateflow per sviluppare logica riutilizzabile per le applicazioni MATLAB. Progetta macchine a stati e logiche di temporizzazione per un’ampia gamma di applicazioni, incluse misurazioni e test, sistemi autonomi, elaborazioni del segnale e comunicazioni.

Oggetti grafici riutilizzabili

Crea grafici Stateflow standalone che utilizzano tutte le funzionalità del linguaggio MATLAB nelle azioni di stato e transizione. Utilizza questi grafici come oggetti MATLAB nelle applicazioni che richiedono macchine a stati e logica di temporizzazione.

Distribuzione applicazioni Stateflow

Crea applicazioni MATLAB che includono oggetti grafici Stateflow e li condividono senza bisogno di Stateflow.

Condividi applicazioni MATLAB che includono grafici Stateflow senza richiedere la licenza Stateflow.

Condividi applicazioni MATLAB che includono oggetti grafici Stateflow con utenti che non hanno Stateflow. 

Pianificare gli algoritmi Simulink

Pianifica algoritmi modellati in Simulink.

Pianificazione periodica e continua

Puoi modellare la logica condizionale, basata sugli eventi e basata sul tempo in Stateflow per richiamare algoritmi Simulink in modo periodica o continua. Orchestra l’esecuzione dei componenti per simulare la pianificazione del tuo ambiente in tempo reale.

Puoi modellare la logica in Stateflow per richiamare algoritmi Simulink e MATLAB in modo periodico o continuo.

Puoi modellare la logica in Stateflow per richiamare algoritmi Simulink e MATLAB in modo periodico o continuo.

Operatori temporali

Utilizza operatori basati su eventi e sul tempo (come after e durata) per specificare la logica di transizione degli stati sulla base di numero di eventi, tempo trascorso e segnali denoised senza la necessità di creare e gestire timer e contatori.

Validare progettazioni e generare un codice

Convalida la tua progettazione in base ai requisiti e genera codice da implementare nel tuo sistema embedded.

Validazione di progettazioni

Utilizza Stateflow con altri prodotti Simulink per convalidare la tua progettazione in base ai requisiti.

  • Collega i requisiti direttamente agli oggetti Stateflow trascinandoli e rilasciandoli con Requirements Toolbox.
  • Verifica che i diagrammi di stato rispettino gli standard utilizzando Simulink Check.
  • Raccogli modelli e metriche di copertura del codice generato con Simulink Coverage.
  • Rileva errori di progettazioni e genera vettori di test utilizzando Simulink Design Verifier.
  • Sviluppa, gestisci ed esegui test basati sulla simulazione con Simulink Test.
Stateflow e Model Slicer

Messa in evidenza di Active Logic utilizzando Model Slicer.

Generazione di codice

Genera codice per l’implementazione della logica Stateflow in sistemi embedded.

  • Genera codice C e C++ dai modelli Simulink e Stateflow utilizzando Simulink Coder.
  • Genera codici VHDL e Verilog per progetti FPGA e ASIC con HDL Coder.
  • Genera testo strutturato IEC 61131-3 per PLC e PAC utilizzando Simulink PLC Coder.
Genera codice per implementare la logica Stateflow.

Genera codice per implementare la logica Stateflow.