DSP HDL Toolbox fornisce blocchi Simulink e algoritmi MATLAB pre-verificati e pronti per l’hardware per lo sviluppo di applicazioni di elaborazione di segnali come l’elaborazione di sensori, audio, radar e wireless. Il toolbox include applicazioni di riferimento per dimostrare lo sviluppo di sottosistemi complessi.
È possibile modellare, esplorare e simulare architetture hardware basate su algoritmi DSP, valutando i trade-off di utilizzo delle risorse, energia e throughput GSPS con il supporto per l’elaborazione seriale e parallela. L’app interattiva DSP HDL IP Designer consente di personalizzare gli stimoli di input e configurare direttamente le porte e le proprietà degli algoritmi DSP. È possibile generare codice leggibile e sintetizzabile dagli algoritmi in VHDL® e Verilog® (con HDL Coder) e componenti di verifica SystemVerilog DPI (con HDL Verifier).
Blocchi DSP HDL
Scegli tra una vasta gamma di blocchi di libreria ottimizzati e verificati per l’hardware per implementare filtri DSP e trasformate sull’hardware.
Algoritmi ad alto throughput
Esplora le opzioni di throughput a rate di gigasample al secondo (GSPS) semplicemente modificando il parallelismo dei dati di input e specificando un’architettura supportata.
Esplorazione dei tradeoff di progettazione
Esplora le opzioni seriali e parallele per i tradeoff di progettazione come la potenza, il throughput e l’uso delle risorse per varie scelte di architetture configurabili utilizzando i parametri di blocco integrati.
Applicazioni di riferimento
Modella, simula e distribuisci applicazioni radar, wireless e altre applicazioni reali che richiedono un’elevata velocità di elaborazione su FPGA e SoC.
Prototipazione di algoritmi DSP su FPGA, ASIC e SoC
Utilizza blocchi validati per l’hardware insieme a HDL Coder per accelerare lo sviluppo di applicazioni pronte per la prototipazione su qualsiasi piattaforma FPGA.
Verifica di progettazioni HDL tramite cosimulazione
HDL Verifier consente di verificare l’HDL generato in esecuzione in un simulatore EDA supportato o su un kit di sviluppo FPGA, collegato all’ambiente di test MATLAB o Simulink.
Risorse di prodotto:
FAQ su DSP HDL Toolbox
DSP HDL Toolbox fornisce blocchi Simulink preverificati e pronti per l'implementazione hardware, nonché algoritmi MATLAB per lo sviluppo di applicazioni di elaborazione del segnale per FPGA, ASIC e SoC.
È possibile sviluppare applicazioni di elaborazione del segnale per sistemi wireless, radar, audio ed elaborazione dei sensori.
Il toolbox genera codice VHDL e Verilog leggibile e sintetizzabile utilizzando HDL Coder, oltre a componenti di verifica SystemVerilog DPI con HDL Verifier.
Sì. È possibile modellare, esplorare e simulare architetture hardware per algoritmi DSP per valutare i compromessi in termini di utilizzo delle risorse, consumo energetico e throughput in GSPS, con supporto per l'elaborazione seriale e parallela.
DSP HDL IP Designer è un'app interattiva che consente di personalizzare gli stimoli di ingresso e configurare direttamente le porte e le proprietà degli algoritmi DSP.
Sì. Il toolbox include applicazioni di riferimento che dimostrano lo sviluppo di sottosistemi complessi per radar, sistemi wireless e altre applicazioni reali che richiedono elaborazione ad alta velocità.
Sì. È possibile utilizzare blocchi convalidati su hardware insieme a HDL Coder per accelerare lo sviluppo di applicazioni pronte per il prototipaggio su qualsiasi piattaforma FPGA.
Con HDL Verifier è possibile verificare il codice HDL generato eseguendolo in un simulatore EDA supportato oppure su una scheda di sviluppo FPGA, collegata all'ambiente di test MATLAB o Simulink.
