DSP HDL Toolbox

 

DSP HDL Toolbox

Progettazione di applicazioni per l’elaborazione di segnali digitali per FPGA, ASIC e SoC

Richiedi una versione di prova
Richiedi una quotazione

DSP HDL Toolbox fornisce blocchi e sottosistemi Simulink pre-verificati e pronti per l’hardware per lo sviluppo di applicazioni di elaborazione di segnali come l’elaborazione di sensori, audio, radar e wireless. Include modelli per l’interfacciamento con MATLAB e Simulink ed esempi di riferimento.

Utilizzando il toolbox è possibile modellare, esplorare e simulare opzioni di architettura hardware per algoritmi DSP. I blocchi IP consentono l’implementazione per l’elaborazione seriale e parallela per poter esplorare lo spazio di progettazione tra l’utilizzo delle risorse, la potenza e le prestazioni di throughput in gigasample al secondo (GSPS).

Gli algoritmi del toolbox consentono di generare codice leggibile e sintetizzabile in VHDL® e Verilog® (con HDL Coder). È anche possibile generare componenti di verifica SystemVerilog DPI da progettazioni che utilizzano tali algoritmi (con HDL Verifier). 

Progettazione, modellazione e simulazione di applicazioni DSP per FPGA, ASIC e SoC
Libreria di blocchi DSP HDL Toolbox

Blocchi DSP HDL

Scegli tra una vasta gamma di blocchi di libreria ottimizzati e verificati per l’hardware per implementare filtri DSP e trasformate sull’hardware.

Documentazione | Esempi

Serie di segnali sintetizzati in un segnale a banda larga utilizzando il blocco Channel Synthesizer

Algoritmi ad alto throughput

Esplora le opzioni di throughput a rate di gigasample al secondo (GSPS) semplicemente modificando il parallelismo dei dati di input e specificando un’architettura supportata.

Documentazione | Esempi

Esplorazione dei tradeoff di progettazione

Esplora le opzioni seriali e parallele per i tradeoff di progettazione come la potenza, il throughput e l’uso delle risorse per varie scelte di architetture configurabili utilizzando i parametri di blocco integrati.

Documentazione | Esempi

Modello di un convertitore digitale discendente creato con i blocchi DSP HDL Toolbox

Applicazioni di riferimento

Modella, simula e distribuisci applicazioni radar, wireless e altre applicazioni reali che richiedono un’elevata velocità di elaborazione su FPGA e SoC.

Documentazione | Esempi

Generazione di codice HDL con HDL Coder e distribuzione delle progettazioni con pacchetti di supporto hardware

Prototipazione di algoritmi DSP su FPGA, ASIC e SoC

Utilizza blocchi validati per l’hardware insieme a HDL Coder per accelerare lo sviluppo di applicazioni pronte per la prototipazione su qualsiasi piattaforma FPGA.

Documentazione | Esempi

Interfacciamento di dati tra Simulink e un simulatore HDL con HDL Verifier

Verifica di progettazioni HDL tramite cosimulazione

HDL Verifier consente di verificare l’HDL generato in esecuzione in un simulatore EDA supportato o su un kit di sviluppo FPGA, collegato all’ambiente di test MATLAB o Simulink.

Documentazione | Esempi

Risorse di prodotto:

Documentazione Esempi Video Requisiti Note di release

Vuoi saperne di più su DSP HDL Toolbox?

Richiedi una versione di prova Richiedi una quotazione