Simulink Design Verifier™ usa metodi formali per individuare eventuali errori di progettazione nascosti nei modelli. Rileva blocchi nel modello che comportano integer overflow, logica morta, violazioni di accesso agli array e divisioni per zero. È in grado di verificare formalmente se il progetto risponde ai requisiti funzionali. Per ogni errore di progettazione o violazione dei requisiti, genera un caso di test di simulazione per il debug.
Simulink Design Verifier genera dei casi di test per obiettivi personalizzati e di copertura del modello, al fine di ampliare i casi di test esistenti basati sui requisiti. Tali casi di test portano il modello a soddisfare obiettivi di copertura di condizioni, decisioni, MCDC (modified condition/decision coverage) e quelli personalizzati. Oltre agli obiettivi di copertura, è possibile specificare obiettivi di test personalizzati per generare automaticamente dei casi di test basati sui requisiti.
Il supporto relativo agli standard del settore è disponibile nell’IEC Certification Kit (per ISO 26262 e IEC 61508) e nel DO Qualification Kit (per DO-178 e DO-254).
Convalida dei requisiti
Verifica la coerenza e la completezza dei requisiti modellati prima di iniziare la progettazione.
Rilevazione degli errori diagnostici e di run-time
Prima di eseguire delle simulazioni, è possibile rilevare errori di modellazione e di run-time, compresi integer overflow, divisioni per zero, array fuori limite, valori anomali ed errori in virgola mobile, oltre a errori di validità dei dati.
Come trovare la logica morta
Trova oggetti nel tuo modello che non possono essere attivati durante la simulazione e l’esecuzione del codice generato.
Analisi della copertura dei test mancante
Aumenta e amplia i casi di test esistenti creati manualmente per affrontare l’aspetto della copertura incompleta del modello, la copertura del codice generato e del codice C/C++ richiamato dai blocchi Simulink® e nei grafici Stateflow®.
Verifica dei requisiti formali di sicurezza
Accertati che il tuo progetto si comporti nel rispetto dei requisiti di sicurezza definiti formalmente ed espressi usando MATLAB®, Simulink e Stateflow.
Creazione di casi di test in base ai requisiti
Genera casi di test a partire da modelli di requisiti di sistema.
Semplificazione dei modelli per la distribuzione
Dopo aver convalidato completamente il modello di varianti master, usa il riduttore di varianti per generare un modello ridotto per un sottogruppo di configurazioni valide. Verranno ridotti anche tutti i file correlati e le dipendenze delle variabili. Gli artefatti ridotti vengono inseriti in un pacchetto all’interno di una cartella separata per consentirne una distribuzione semplice e la condivisione con clienti e partner.
Risorse sui prodotti:
“Consentendoci di analizzare rapidamente i requisiti, di riutilizzare i progetti di prodotti precedenti e di eliminare gli errori dovuti alla codifica manuale, la progettazione Model-Based ha ridotto i tempi di sviluppo. A nostra volta, siamo riusciti ad accorciare i tempi di lavorazione per andare incontro alle esigenze dei nostri clienti.”
MyoungSuk Ko, LS Automotive