SoC Blockset

 

SoC Blockset

Progettazione, analisi e distribuzione di applicazioni software/hardware per dispositivi SoC Intel e AMD

Richiedi una versione di prova gratuita
Visualizza listino

Domande? Contattaci.

SoC Blockset consente di simulare e analizzare le prestazioni degli algoritmi su ASIC e SoC programmabili. È possibile distribuire questi algoritmi come applicazioni software e hardware per la prototipazione e la produzione.

Il blockset dà la possibilità di costruire modelli di architetture hardware definendo le interfacce tra core di processori, logica programmabile, memoria e periferiche. I modelli possono essere utilizzati per suddividere gli algoritmi tra logica programmabile e processori per analizzare i tradeoff tra implementazione software e hardware. Il blockset consente anche di specificare la pianificazione delle attività delle applicazioni software.

L’app SoC Builder automatizza la distribuzione tramite la creazione di core IP e software per core Arm® e la programmazione di schede di sviluppo in Simulink (con HDL Coder ed Embedded Coder).

SoC Blockset supporta l’analisi delle applicazioni distribuite sull’hardware con strumenti di diagnostica delle prestazioni e profiling del software. Tra i dispositivi supportati figurano SoC AMD® Zynq®-7000, MPSoC/RFSoC Zynq UltraScale+ e SoC adattivi Versal™, nonché FPGA SoC Intel®.
Modellazione e simulazione | Progettazione di un datapath da un FPGA a un processore con SoC Blockset

Dalle specifiche alle architetture

Esegui analisi preliminari del progetto per stabilire se le attività software della tua applicazione possono essere pianificate sull’hardware prescelto. Parti da un’architettura funzionale dell’applicazione in System Composer e alloca i componenti funzionali ai processori e alla logica programmabile.

Documentazione | Esempi

Schede di sviluppo ZCU102, ZCU216 e VCK190 Xilinx.

Targeting di RFSoC/MPSoC Zynq, Versal

Analizza progetti di sistemi con modelli predefiniti dei dispositivi SoC programmabili AMD più recenti, poi usa lo strumento SoC Builder per distribuire le schede di sviluppo ed eseguire i test.

Documentazione (Versal, RFSoC/MPSoC)
Esempi (Versal, RFSoC/MPSoC)

Diagramma a blocchi per il recupero di SIB1 su 5G NR per FR1 e FR2.

Applicazioni 5G su dispositivi RFSoC

Con Wireless HDL Toolbox, simula e distribuisci un algoritmo di recupero di MIB su 5G NR o un algoritmo di recupero di SIB1 su 5G NR per FR1 e FR2 utilizzando un’implementazione di SoC Blockset per le schede RFSoC AMD Zynq UltraScale+.

Documentazione | Esempi

Scheda Operator View nel report di Algorithm Analyzer.

Analisi dell’uso di risorse algoritmiche

Analizza modelli Simulink o algoritmi MATLAB per generare report riepilogativi del numero di operatori aritmetici necessari per l’implementazione. Usa questi report per confrontare varie architetture per dispositivi FPGA, ASIC e SoC, valutare i tradeoff di progettazione ed esplorare le opzioni di partizione hardware/software.

Documentazione | Esempi

Modellazione della memoria DDR

Modella la memoria DDR e simula transazioni di memoria condivise tra la logica hardware e i processori embedded. Configura i controller DMA per la gestione del traffico di memoria. Tieni conto della latenza della memoria e della produttività nella simulazione.

Documentazione | Esempi

Grafici di task preemption generati da SoC Blockset.

Analisi dell’esecuzione delle attività

Modella l’esecuzione di attività del software embedded come se fosse gestito dal sistema operativo (OS). Simula le attività con tempistiche precise, tenendo conto del cambiamento di contesto, della task preemption e della durata di esecuzione. Modella gli interrupt del software generati dalla struttura interna dell’FPGA. Applica le statistiche per simulare durate di attività non deterministiche oppure integra durate di attività misurate durante il test dell’hardware.

Documentazione | Esempi

Contenuti dei progetti di riferimento, tra cui RAM, controller di memoria, interfacce di controllo/dati, FIFO, gestori di clock e percorsi di controllo.

Generazione di progetti di riferimento di HDL Coder

Genera progetti di riferimento di HDL Coder direttamente a partire da modelli di SoC Blockset, quindi usa lo strumento HDL Workflow Advisor per integrare core IP creati con HDL Coder.

Documentazione | Esempi

Screenshot dell’app Hardware Setup per schede Xilinx.

Targeting di schede COTS e di schede personalizzate

­Usa lo strumento OS Customizer per modificare e aggiungere librerie alla distribuzione Linux® per il tuo processore embedded. Personalizza il sistema operativo Linux embedded delle schede supportate.

Documentazione | Esempi

Quattro immagini separate raffiguranti una fotocamera, un motore elettrico, una torre per telecomunicazioni e una scansione radar.

Applicazioni principali

Valuta applicazioni radar, di comunicazione e visione tenendo in considerazione gli effetti dei sottosistemi di processore, FPGA e memoria DDR. Implementa i controller dei motori e dell’elettronica di potenza suddivisi tra processori e logica programmabile.

Esempi (visione, comunicazioni, radar, controllo motori)

Risorse sui prodotti:

Documentazione Esempi Funzioni Blocchi Requisiti Note di release

Vuoi saperne di più su SoC Blockset?

Richiedi una versione di prova Richiedi una quotazione

Hai domande?

Contatta l’assistenza tecnica di SoC Blockset.