Verifica del modello

R2026b

Blocchi che verificano che i segnali rimangano entro limiti specificati durante la simulazione, come Assertion e Check Static Range

Utilizzare i blocchi della libreria Model Verification per verificare che i segnali rispettino i limiti e le condizioni specificati durante la simulazione. Quando un segnale viola una condizione di verifica, il blocco può visualizzare un avviso, arrestare la simulazione o eseguire entrambe le azioni, consentendo di individuare tempestivamente gli errori di progettazione senza dover scrivere script di test separati.

Per aggiungere blocchi da questa libreria al modello, vedere Add Blocks to Models.

Blocchi

	Assertion	Verificare se il segnale è zero
	Check Dynamic Gap	Check that gap of possibly varying width occurs in range of signal's amplitudes
	Check Dynamic Range	Check that signal falls inside range of amplitudes that varies from time step to time step
	Check Static Gap	Check that gap exists in signal's range of amplitudes
	Check Static Range	Check that signal falls inside fixed range of amplitudes
	Check Discrete Gradient	Check that absolute value of difference between successive samples of discrete signal is less than specified value
	Check Dynamic Lower Bound	Check that one signal is always less than another signal
	Check Dynamic Upper Bound	Check that one signal is always greater than another signal
	Check Input Resolution	Check that input signal has specified resolution
	Check Static Lower Bound	Check that signal is greater than (or optionally equal to) static lower bound
	Check Static Upper Bound	Check that signal is less than (or optionally equal to) static upper bound