SoC Blockset

Progettazione, valutazione e implementazione di architetture software e hardware SoC

SoC Blockset™ fornisce blocchi Simulink® e strumenti di visualizzazione per la modellazione, la simulazione e l’analisi di architetture hardware e software per ASIC, FPGA e SoC (System on a Chip). È possibile costruire la propria architettura di sistema usando modelli di memoria, modelli di bus e modelli di I/O, oltre a simulare l’architettura insieme agli algoritmi.

SoC Blockset consente di simulare la memoria e la connettività interna ed esterna, oltre agli effetti del sistema operativo e la pianificazione, utilizzando traffico di test generato o dati di I/O reali. È possibile esplorare rapidamente varie architetture di sistema, stimare la complessità dell’interfaccia per la partizione software e hardware, infine valutare le prestazioni software e l’utilizzo dell’hardware.

SoC Blockset esporta progetti di riferimento per piattaforme SoC e dispositivi FPGA Xilinx® e Intel®, tra cui FPGA SoC Zynq®-7000, Ultrascale+™ e Intel. Questi progetti di riferimento possono essere utilizzati con gli strumenti di progettazione di Xilinx e Intel.

Inizia ora:

Simulazione e analisi di architetture SoC

Sviluppa e combina algoritmi software, logica hardware, sistemi di memoria e dispositivi I/O nella tua applicazione SoC. Prima della distribuzione sull’hardware, valuta le varie architetture alternative.

Analisi dell’uso di risorse algoritmiche

Analizza modelli Simulink o funzioni MATLAB per generare report riepilogativi del numero di operatori aritmetici necessari per l’implementazione. Usa questi report per confrontare le varie architetture, eseguire i tradeoff di progettazione ed esplorare le partizioni hardware/software.

Visualizzazione del numero stimato e del tipo di operatori necessari per implementare funzioni MATLAB o modelli Simulink.

Transazioni di memoria

Modella e simula transazioni di memoria condivise tra la logica hardware e i processori embedded. Configura i controller di memoria DMA per la gestione del traffico di memoria. Tieni conto della latenza della memoria e della produttività nella simulazione.

Esecuzione di attività

Modella l’esecuzione di attività in un processo embedded come fosse gestito dal sistema operativo (OS). Simula le attività con tempistiche precise, tenendo conto del cambiamento di contesto, della task preemption e della durata di esecuzione. Modella gli interrupt del software generati dalla struttura interna dell’FPGA. Applica le statistiche per simulare una durata di attività non deterministica oppure applica durate di attività registrate durante il test dell’hardware.

Visualizzazione della task preemption, del cambiamento di contesto e della durata di esecuzione con diagrammi temporali.

Template dei modelli SoC

Crea modelli completi di applicazioni SoC partendo da zero e usando un approccio guidato, oppure inizia con un template predefinito per il co-processing hardware/software, inclusi i template per le applicazioni di visione e comunicazione.

Creazione di modelli per applicazioni SoC usando template di modelli predefiniti.

Simulazione con dati I/O registrati

Registra fonti periferiche hardware come i segnali RF o i dati HDMI, quindi riproduci le registrazioni come fonti nelle simulazioni o nei test dell’hardware.

Riproduzione delle registrazioni come fonte per la simulazione.

Analisi delle prestazioni del sistema

Valuta le prestazioni della memoria e l’esecuzione di attività tramite le simulazioni ed effettua il profiling su dispositivo.

Analisi dell’esecuzione di attività

Simula il sistema software delle applicazioni SoC eseguendo modelli Simulink con attività integrate basate su timer o basate su eventi. Visualizza le tempistiche di esecuzione delle attività, la preemption, valuta gli overrun, i drop e l’uso di core. Riproduci le esecuzioni di attività in una simulazione usando i dati di temporizzazione delle attività acquisiti dalle simulazioni precedenti o direttamente dai dispositivi SoC.

Analisi statistiche dei tempi di esecuzione delle attività.

Prestazioni della memoria DDR

Analizza la larghezza di banda della memoria dei progetti di sistemi. Visualizza i risultati delle simulazioni e le metriche della larghezza di banda prima della distribuzione sul dispositivo SoC.

Simulazione di analisi delle prestazioni e transazioni di memoria condivise.

Monitoraggio delle prestazioni di memoria e profiling dell’esecuzione di attività su dispositivo

Misura le prestazioni di memoria e l’esecuzione di attività su un dispositivo SoC, quindi visualizza e analizza queste misure per regolare un modello SoC in base ai requisiti prestazionali del tuo sistema. Interagisci in tempo reale con i dispositivi SoC da MATLAB oppure dal tuo test bench Simulink.

Misurazione dell’esecuzione di attività con il profiler di code instrumentation.

Distribuzione su dispositivi SoC e FPGA

Genera progetti di riferimento e codice RTL per la logica programmabile. Genera codice C/C++ per le attività del processore. Distribuisci applicazioni hardware/software complete su schede di sviluppo.

Generazione di un progetto software embedded

Se usato con Embedded Coder®, SoC Blockset genera dei progetti software embedded completi a partire dai modelli, compresi gli schedulatori, le attività software e l’integrazione dei driver dei dispositivi I/O.

Generazione di progetti software embedded completi dai modelli.

Generazione di progetti di riferimento

Genera progetti di riferimento per la logica programmabile. I progetti di riferimento sono reti configurate di core IP con percorsi di controllo e dati che possono essere collegati a memorie esterne e ad applicazioni software. SoC Blockset si connette agli strumenti di progettazione di Xilinx e Intel per produrre bitstream, quindi programma le schede FPGA e SoC.

Generazione di progetti di riferimento da usare con l’algoritmo HDL IP con HDL Coder.

Targeting di schede COTS e di schede personalizzate

Implementa applicazioni hardware/software su kit hardware supportati, come MPSoC e RFSoC Xilinx Zynq UltraScale+, SoC Zynq-7000 e FPGA SoC Intel Cyclone e Arria. Esegui il targeting delle schede con pacchetti di supporto hardware oppure costruisci il supporto per schede personalizzate.

Esplora la gallery (4 immagini)

Simulazione e distribuzione su microcontroller e microprocessori

Sviluppa algoritmi software, incorpora gli effetti del sistema operativo e dei componenti hardware, quindi procedi alla distribuzione su hardware.

Modellazione di periferiche

Esegui simulazioni ad anello chiuso che includano il comportamento di periferiche quali ADC e PWM. I modelli possono tenere conto della latenza e della sincronizzazione ADC-PWM.

Uso dei blocchi ADC, PWM e Task Manager per modellare il comportamento di attivazione.

Modellazione di architetture multiprocessore

Suddividi gli algoritmi tra più processori per ottenere un progetto modulare e migliorare le prestazioni. Modella l’esecuzione multiprocessore e la comunicazione dati tra i processori.

I canali IPC simulano la comunicazione tra processi bare metal in esecuzione su processori separati.

Distribuzione su schede di microprocessori e microcontroller

Esegui la prototipazione rapida su schede hardware generando applicazioni software con Embedded Coder. Esegui il profiling su dispositivo per sincronizzare le applicazioni.

Distribuzione di applicazioni software su TI Delfino F28379D LaunchPad.