SoC Blockset

Progettazione, analisi e distribuzione di applicazioni software/hardware per dispositivi Intel SoC e AMD

Hai domande? Contatta l’ufficio commerciale.

SoC Blockset consente di simulare e analizzare le prestazioni degli algoritmi su ASIC e SoC programmabili. È possibile distribuire questi algoritmi come applicazioni software e hardware per la prototipazione e la produzione.

Il blockset consente di costruire modelli Simulink di architetture hardware definendo le interfacce tra core di processori Arm^®, logica hardware, memoria e periferiche. È possibile utilizzare i modelli per suddividere gli algoritmi tra logica hardware e processori per analizzare i tradoff di implementazione.

L’app SoC Builder automatizza la distribuzione tramite la creazione di core IP e software e la programmazione di schede di sviluppo (con HDL Coder ed Embedded Coder).

SoC Blockset analizza le applicazioni distribuite sull’hardware con la diagnostica delle prestazioni e il profiling del software. Tra i dispositivi supportati figurano AMD^® Versal™ Adaptive SoC, Zynq™ UltraScale+™ MPSoC/RFSoC, e Zynq-7000 SoC, nonché FPGA Intel^® SoC.

Modellazione e simulazione | Progettazione di un datapath da un FPGA a un processore con SoC Blockset

Diagramma a blocchi per il recupero di SIB1 su 5G NR per FR1 e FR2.

5G e applicazioni SDR

Con Wireless HDL Toolbox, simula e distribuisci un algoritmo di recupero di MIB su 5G NR o un algoritmo di recupero di SIB1 su 5G NR per FR1 e FR2 utilizzando un’implementazione di SoC Blockset. Usa radio basate su Zynq con schede RF per dispositivi analogici per analizzare, verificare e testare sistemi wireless pratici.

Documentazione | Esempi

Modello Simulink di un algoritmo di rilevamento della carreggiata con scheda AMD ZC706.

Applicazioni di visione artificiale

Costruisci modelli utilizzando progetti di riferimento SoC che consentono l’acquisizione di video in tempo reale per simulazioni, elaborazione di flussi video su hardware e integrazione con processori di Deep Learning. Crea progetti di prototipi con input video in tempo reale usando il pacchetto di supporto hardware SoC Blockset.

Documentazione | Esempi

Diagramma a blocchi e modello SoC Blockset per un algoritmo di controllo Field-Oriented.

Applicazioni di controllo per motori ed elettronica di potenza

Modella e simula controller dei motori e dell’elettronica di potenza suddivisi tra processori e logica programmabile. Automatizza la generazione di codice e la compilazione, insieme alla generazione di core IP per dispositivi AMD Zynq e Versal e per FPGA Intel SoC.

Documentazione | Esempio

Hardware del kit di valutazione VCK190 della serie Versal AI Core.

Targeting di dispositivi Versal

Analizza progetti di sistemi con modelli predefiniti dei dispositivi SoC programmabili AMD più recenti, poi utilizza SoC Builder per distribuirli alle schede di sviluppo ed eseguire i test.

Documentazione | Esempio

Targeting di dispositivi RFSoC

Simula e distribuisci di applicazioni radar per dispositivi AMD RFSoC. Distribuisci algoritmi di rilevamento di segnale 5G su schede RFSoC utilizzando SoC Blockset per programmare l’hardware, caricare i dati dei test in memoria e controllare il progetto. Implementazione di algoritmi di frequency-hopping per applicazioni CDMA e FHSS con AMD UltraScale+ RFSoC.

Documentazione | Esempi (comunicazioni wireless, radar)

In senso orario, partendo da sinistra: ZC706, ZedBoard, Arty, ZC702 e PicoZed.

Dispositivi target AMD UltraScale+ MPSoC e Zynq-7000

Sviluppa applicazioni per controlli motore/potenza elettronici o comunicazioni wireless per l’implementazione di piattaforme MPSoC e Zynq-7000. Utilizza l’applicazione SoC Builder per configurare, costruire e distribuire algoritmi hardware/software all’hardware prototipo.

Documentazione | Esempio

Screenshot dell’app Hardware Setup per schede Xilinx.

Supporto per schede COTS e schede personalizzate

Usa lo strumento OS Customizer per modificare e aggiungere librerie alla distribuzione Linux^® per il tuo processore embedded. Personalizza il sistema operativo Linux embedded delle schede supportate.

Documentazione | Esempi

Modellazione della memoria DDR

Modella la memoria DDR e simula transazioni di memoria condivise tra la logica hardware e i processori embedded. Configura i controller DMA per la gestione del traffico di memoria. Tieni conto della latenza della memoria e della produttività nella simulazione.

Documentazione | Esempi

Contenuti dei progetti di riferimento, tra cui RAM, controller di memoria, interfacce di controllo/dati, FIFO, gestori di clock e percorsi di controllo.

Generazione di progetti di riferimento di HDL Coder

Genera progetti di riferimento di HDL Coder direttamente a partire da modelli di SoC Blockset, quindi usa lo strumento HDL Workflow Advisor per integrare core IP creati con HDL Coder.

Documentazione | Esempi