Vision HDL Toolbox mette a disposizione algoritmi basati sullo streaming di pixel per la progettazione e l’implementazione di sistemi di visione su FPGA e ASIC. Offre un framework di progettazione che supporta un insieme diversificato di tipi di interfacce, dimensioni dei frame e frame rate. Gli algoritmi di elaborazione immagini, video e Computer Vision del toolbox utilizzano un’architettura appropriata alle implementazioni HDL.
Gli algoritmi del toolbox sono progettati per generare codice leggibile e sintetizzabile in VHDL® e Verilog® (con HDL Coder). Il codice HDL generato è compatibile con FPGA per dimensioni dei frame che arrivano a una risoluzione di 8k e per video con HFR (High Frame Rate).
Le funzionalità del toolbox sono disponibili sotto forma di funzioni MATLAB, system object e blocchi Simulink.
Applicazioni di riferimento
Le applicazioni di riferimento costituiscono la base per progettare, simulare e distribuire applicazioni di Computer Vision su dispositivi SoC, FPGA e ASIC.
Punti principali del prodotto
Uso dei blocchi di algoritmi di visione ottimizzati per HDL
Scegli tra una varietà di System object e di blocchi di librerie ottimizzati per l’hardware e basati sullo streaming dei pixel per modellare algoritmi di elaborazione della visione e delle immagini impegnativi dal punto di vista computazionale. Implementa i modelli su FPGA, ASIC e SoC.
Esecuzione di un progetto di streaming di pixel
Elabora video in 4k e 8k e gestisci i dati in streaming di input con segnali di controllo dei pixel integrati, finestre di ROI e buffer di righe. Progetta e simula implementazioni di architetture hardware efficienti utilizzando lo streaming a uno o più pixel (2, 4 o 8 pixel per ciclo) di algoritmi di elaborazione della visione.
Inizia a usare le applicazioni di visione di riferimento
Utilizza e modifica sotto-sistemi di riferimento predefiniti e comprovati sull’hardware per l’implementazione efficiente in termini di risorse di applicazioni di Computer Vision come la guida autonoma, il rilevamento oggetti e la pipeline per videocamere.
Modellazione di interfacce di memorie esterne
Utilizza i template Simulink per modellare un’interfaccia di memoria esterna per buffer di frame e AXI su un progetto di streaming di pixel. Modella gli accessi alla memoria da un processore nell’ambito di una co-progettazione HW/SW e distribuisci le porte del sotto-sistema alle interfacce di memorie fisiche utilizzando le funzionalità di SoC Blockset.
Integrazione del Deep Learning in una progettazione FPGA basata sulla visione
Distribuisci una rete di Deep Learning YOLO v2 utilizzando i progetti di riferimento predefiniti del pacchetto di supporto su hardware basato su Zynq. Usa gli input delle videocamere in tempo reale o acquisiti per le applicazioni di visione di rilevamento oggetti.
Prototipazione e verifica su FPGA e SoC
Costruisci progetti di prototipi con input video in tempo reale utilizzando il pacchetto di supporto per hardware AMD Zynq e template di modelli. Genera codice Verilog e VHDL sintetizzabile indipendente dal target con HDL Coder per le piattaforme FPGA o SoC supportate. Usa HDL Verifier per procedere ai test e al debug delle tue progettazioni hardware per la visione.
Risorse sui prodotti:
“Con MATLAB e Simulink è tato possibile dimezzare i tempi necessari per la fase di sviluppo. Grazie a questi strumenti, che permettono di personalizzare alcune funzioni, è stato più semplice rispondere alle esigenze del nostro cliente OEM.”
