Vision HDL Toolbox
Progettazione di sistemi di elaborazione di immagini, video e computer vision per FPGA e ASIC
Vision HDL Toolbox™ fornisce algoritmi basati su streaming di pixel, per la progettazione e implementazione di sistemi di visione su FPGA ed ASIC. Fornisce un framework di progettazione che supporta un set diversificato di tipi di interfaccia, dimensioni di frame e velocità di frame, compresi i video ad alta definizione (1080p). Gli algoritmi di elaborazione di immagini, video e computer vision presenti nella toolbox usano un’architettura adeguata alle implementazioni HDL.
Gli algoritmi del toolbox sono progettati per generare codice leggibile e sintetizzabile in VHDL® e Verilog® (con HDL Coder™). Il codice generato HDL può elaborare 1080p60 in tempo reale.
Le funzionalità del toolbox sono disponibili come blocchi MATLAB® System Objects™ e Simulink® .
Sottosistemi di hardware esemplificativi
Inizia con i sottosistemi esemplificativi che mostrano le tecniche di implementazione dell’hardware per gli algoritmi di elaborazione della visione. Tutti sono pronti a generare Verilog o VHDL tramite HDL Coder.
Guida automatizzata
Inizia a creare il tuo sistema di guida autonoma con sottosistemi compatibili con l’hardware per il rilevamento della carreggiata, il rilevamento delle buche e il calcolo della disparità stereo.
Rilevamento di caratteristiche
Scopri come implementare le tecniche di rilevamento di caratteristiche con l’hardware di streaming per sviluppare sorveglianza, tracciamento di oggetti, ispezione industriale e altre applicazioni.
Pipeline delle telecamere
Inizia a creare il tuo hardware di condizionamento dell'immagine utilizzando esempi di rimozione del rumore, correzione gamma e implementazioni di istogrammi.
Condizionamento dell’immagine per un’applicazione FPGA di rilevamento dei contorni.
Elaborazione della visione di blocchi IP
I blocchi di proprietà intellettuale (IP) in Vision HDL Toolbox forniscono implementazioni dell’hardware efficienti per algoritmi di flusso computazionalmente onerosi spesso implementati nell'hardware, consentendo di accelerare la progettazione di sottosistemi di elaborazione immagini e video.
Elaborazione della visione con accelerazione hardware
Modella e simula implementazioni efficienti dell’hardware di algoritmi di elaborazione della visione, come conversioni, filtraggio, morfologia e statistiche. Quindi utilizza HDL Coder per generare RTL Verilog o VHDL sintetizzabile.
Blocco rilevatore dei contorni pronto per HDL e relativi parametri configurabili.
Gestione dei dati dell’hardware integrato
Utilizza i blocchi Vision HDL Toolbox per gestire automaticamente il flusso dei dati di input, come segnali di controllo, finestre per le aree di interesse (ROI) e buffer di linea. Utilizza HDL Coder per generare e simulare RTL Verilog o VHDL per la funzionalità di controllo del tuo modello.
Eseguire automaticamente il buffer delle righe per creare una finestra ROI per il rilevamento dei contorni.
Utility per l’implementazione dell’hardware
Crea la tua funzionalità di gestione dei dati dell’hardware con blocchi di utility come buffer di linea, selettori dell’area di interesse (ROI), allineatori e metodi FIFO per il flusso dei pixel e creatori di bus di segnali di controllo.
Sincronizzazione di due flussi di pixel per l’alpha blending.
Verifica con gli algoritmi frame-based
Connetti algoritmi frame-based e banchi di prova per le implementazioni dell’hardware di streaming per una verifica efficiente.
Conversione tra frame e pixel
Converti video full-frame in un flusso di pixel con segnali di controllo per l'elaborazione nell’hardware. Quindi, converti l'output dell'hardware di streaming in frame per eseguire la verifica rispetto al tuo algoritmo di riferimento.
Blocco frame-pixel per convertire frame di immagini in un flusso di pixel con segnali di controllo per l’elaborazione dell’hardware.
Esempi e modelli di verifica di MATLAB e Simulink
Scopri come utilizzare i tuoi algoritmi e test di Image Processing Toolbox e Computer Vision Toolbox per verificare l'implementazione del tuo hardware.
Verifica di un’implementazione dell’hardware di streaming utilizzando un algoritmo frame-based.
Cosimulazione HDL e FPGA
Utilizza HDL Verifier™ per verificare il tuo sottosistema hardware tramite simulazione RTL o su un kit di sviluppo FPGA collegato al tuo ambiente di test MATLAB o Simulink.
HDL Verifier supporta la verifica FPGA-in-the-loop mediante le schede FPGA Xilinx®, Intel® e Microsemi®.
Distribuzione FPGA, ASIC e SoC
Esegui facilmente il targeting della tua applicazione di elaborazione della visione all'hardware FPGA per il test con input di video in real-time e riutilizza gli stessi modelli per la distribuzione nell’ambito della produzione.
Prototipare piattaforme con input di video dal vivo
Prototipa la tua applicazione di elaborazione della visione scaricando il pacchetto di supporto Computer Vision Toolbox™ per l’hardware Xilinx® e Zynq®-Based e utilizzando HDL Coder e Embedded Coder® per generare codice dalla tua implementazione MATLAB o Simulink.
Prototipa la tua progettazione sull’hardware FPGA con input di video reali.
Distribuzione per la produzione
Utilizza HDL Coder per generare interfacce AXI e RTL di alta qualità e indipendenti dal target dai tuoi modelli di sottosistemi dell’hardware.
Generazione di codice con le interfacce SoC interconnesse.
Funzionalità recenti
Esempi di piramidi di immagini
Generare flussi di pixel ridimensionati per un flusso di pixel di input
Esempio di rilevamento degli angoli con algoritmi FAST
Rilevare gli angoli utilizzando l’algoritmo FAST (features-from-accelerated-segment test)
Guarda le note di rilascio per ulteriori informazioni su queste caratteristiche e sulle funzioni corrispondenti.
Elaborazione della visione per FPGA
Guarda questi cinque video che introducono i concetti chiave e il flusso di lavoro per eseguire il targeting delle applicazioni della visione agli FPGA per la prototipazione e la produzione.