Contenuto principale

La traduzione di questa pagina non è aggiornata. Fai clic qui per vedere l'ultima versione in inglese.

Specifica e verifica dei requisiti di progettazione

Verificare la progettazione rispetto ai requisiti, perfezionare i controesempi utilizzando ipotesi di input

I requisiti di sicurezza definiscono i comportamenti indesiderati in un modello. Simulink® Design Verifier™ utilizza la dimostrazione delle proprietà per verificare che le proprietà associate ai requisiti del modello siano rispettate per tutti i possibili valori di input oppure fornisce controesempi che portano a violazioni. Utilizzare Simulink Design Verifier per modellare i requisiti di progettazione come proprietà e successivamente Prove Properties in a Model.

Blocchi

espandi tutto

Proof AssumptionConstrain signal values when proving model properties
Proof ObjectiveDefine objectives that signals must satisfy when proving model properties
AssertionCheck whether signal is zero
DetectorDetect true duration on input and construct output true duration based on output type
ExtenderExtend true duration of input
ImpliesSpecify condition that produces a certain response
Within ImpliesVerify response occurs within desired duration
Verification SubsystemSpecify proof or test objectives without impacting simulation results or generated code

Funzioni

espandi tutto

sldv.assumeProof assumption function for Stateflow charts and MATLAB Function blocks
sldv.proveProof objective function for Stateflow charts and MATLAB Function blocks
sldvextractExtract subsystem or subchart contents into new model for analysis
sldvoptionsCreate design verification options object
sldvrunAnalyze model
sldvreportGenerate Simulink Design Verifier report

Argomenti

Iniziare qui

Modellazione dei requisiti per la verifica e la validazione

Verifica tramite dimostrazione delle proprietà

Esempi in primo piano