FPGA Xilinx e SoC Zynq

Modella, verifica e programma i tuoi algoritmi su dispositivi Xilinx .

Gli esperti del settore e gli ingegneri hardware utilizzano MATLAB® e Simulink® per sviluppare applicazioni di prototipo e di produzione da distribuire su dispositivi SoC Zynq® e FPGA Xilinx® . Con MATLAB e Simulink, puoi: 

  • Modellare architetture hardware a livello di sistema
  • Programmare FGPA o SoC senza scrivere alcun codice
  • Simulare ed eseguire il debug del tuo FGPA o SoC utilizzando gli strumenti MATLAB e Simulink
  • Eseguire progetti FGPA e SoC di produzione

"Come ingegnere di sistemi meccatronici, sono esperto in sistemi di controllo e nei loro modelli, non in HDL e FPGA. Con la progettazione model-based, posso usare le mie informazioni e conoscenze del controllore e del sistema controllato per eseguire più lavoro di quello eseguito normalmente dagli ingegneri FPGA e ridurre il loro carico di lavoro."

Rob Reilink, DEMCON

Utilizzare MATLAB con FPGA Xilinx e SoC Zynq 

Modellazione per la programmazione FPGA e SoC 

Aggiungi l’architettura hardware al tuo algoritmo utilizzando MATLAB e Simulink. Questo comprende la fixed-point quantization (30:34), in modo che tu possa usare più efficacemente le risorse e la generazione di codice native floating-point (8:55) , in modo da poter programmare facilmente gli FPGA. Riutilizza i tuoi test e gli algoritmi di riferimento per simulare ogni successivo affinamento. 

HDL Coder™ genera Verilog o VHDL sintetizzabili direttamente da blocchi di funzioni MATLAB e Simulink pronti per HDL per applicazioni come elaborazione di segnalicomunicazioni wirelesscontrollo di potenza e motore ed elaborazione di immagini/videoXilinx System Generator for DSP e Xilinx Model Composer aggiungono blocchi specifici per Xilinx a Simulink, i quali possono essere integrati con blocchi nativi per la simulazione e la generazione di codice HDL.

Analizza gli effetti delle architetture hardware e software, compreso l’uso della memoria e degli effetti di scheduling/sistema operativo, utilizzando SoC Blockset™.

Programmazione di FGPA Xilinx e SoC Zynq

HDL Coder ti guida attraverso i passaggi per programmare il tuo FPGA o SoC direttamente da Simulink senza dover scrivere una sola linea di codice. Da HDL Coder, puoi ottimizzare e generare VHDL o Verilog sintetizzabili oltre a interfacce AXI da collegare a un SoC. Da qui, puoi richiamare l’Embedded Coder per generare C/C++ per programmare il software che viene eseguito sul processore embedded.

Puoi scaricare pacchetti di supporto per dispositivi FPGA Xilinx e SoC Xilinx da utilizzare con Embedded Coder e HDL Coder. Questi automatizzano la sintesi, il posizionamento e il reindirizzamento di Xilinx Vivado , e la programmazione FPGA/SoC. I flussi di lavoro automatizzati sono disponibili per schede supportate e applicazioni di indirizzi come controllo motori, elaborazione video/immaginesoftware-defined radio.

 Esecuzione del debug e simulazione di FPGA

HDL Verifier riutilizza i tuoi ambienti di test MATLAB e Simulink per verificare il tuo progetto FPGA. 

Tramite la cosimulation (5:35), puoi  eseguire automaticamente la tua test bench MATLAB o Simulink connessa al tuo progetto Verilog o VHDL in esecuzione in un simulatore da sistemi Mentor Graphics o Cadence Design.

La simulazione FPGA-in-the-loop connette la tua test bench MATLAB o Simulink a schede FPGA Xilinx tramite Ethernet, JTAG o PCI-Express (2:52).

Utilizza MATLAB as an AXI Master interface (5:40) per inviare dati al tuo FPGA, e inserisci la logica di data capture (4:09) per eseguire il debug del tuo FPGA utilizzando punti di test interni.

Progetti FGPA e SoC di produzione

Gli esperti del settore e gli ingegneri hardware utilizzano MATLAB e Simulink per collaborare in progetti FPGA e SoC di produzione per applicazioni wireless, image/video processing (20:59), motor and power control (24:20) e cruciali per la sicurezza.

Le optimizations (49:42) della sintesi di alto livello di HDL Coder ti aiutano a raggiungere i tuoi obiettivi di progettazione, mantenendo la tracciabilità tra RTL generato, modello e requisiti, il che è importante per flussi di lavoro di alta integrità come DO-254. Oltre a Verilog e VHDL sintetizzabili, HDL Coder genera core IP che si collegano facilmente a Vivado IP Integrator per l’integrazione del sistema. E HDL Verifier genera verification models (5:19) che aiutano lo sviluppo di test bench di velocità.