I progettisti di circuiti integrati utilizzano MATLAB e Simulink per migliorare la progettazione, la verifica e la prototipazione dei circuiti integrati durante lo sviluppo.
Con MATLAB e Simulink, è possibile:
- Utilizzare la progettazione Model-Based per migliorare lo studio di architetture, consentire la verifica anticipata, accelerare il processo di verifica e ridurre tempi e costi di sviluppo
- Generare codice RTL sintetizzabile e test bench e modelli C/C++, HDL, System C e IBIS-AMI per accelerare la prototipazione, l’implementazione e la verifica
- Riutilizzare i modelli MATLAB e Simulink esistenti all’interno dei workflow EDA (Electronic Design Automation), sfruttandoli come modelli di riferimento, generatori di stimoli e test bench validati
- Migliorare l’efficienza dei progetti analogici e a segnali misti mediante automazione, reporting avanzato, adattamento di curve e IA
NUOVO
Blog
Progettazione e verifica di semiconduttori
Semplificazione dello studio di architetture, ottimizzazione della post-elaborazione della simulazione e verifica anticipata con MATLAB e Simulink
Semplificazione dello studio di architetture
Puoi utilizzare MATLAB per analizzare architetture di sistema di alto livello, ad esempio per decidere tra un modulatore sigma-delta di secondo o terzo ordine o scegliere il miglior tipo di phase-locked loop (PLL). Poiché l’integrazione e i nodi di processo avanzati aumentano la complessità delle interazioni analogico-digitale, la modellazione, la verifica e l’analisi del rumore del sistema potrebbero comportare delle sfide. MATLAB e Simulink consentono di modellare insieme circuiti analogici, controller digitali, FSM ed elementi DSP, facilitando l’analisi e la verifica anticipata di scenari what-if. È possibile riutilizzare questi modelli nei workflow EDA, promuovendo un approccio shift-left. Prodotti come Mixed-Signal Blockset consentono di esplorare lo spazio di progettazione ed eseguire analisi statiche dei PLL, aiutandoti a identificare il miglior punto di partenza per i tuoi progetti. Prodotti come SerDes Toolbox consentono di modellare, analizzare e simulare sistemi SerDes e generare automaticamente modelli duali PAMn IBIS-AMI.
Analisi e ottimizzazione di progetti
I prodotti MATLAB e Simulink consentono di analizzare e ottimizzare progetti di circuiti integrati a segnali misti. Puoi importare e analizzare risultati di simulazione di grandi dimensioni da Cadence® Virtuoso® ADE Explorer e Assembler con MATLAB, identificare le tendenze nei dati, generare report e ottimizzare i progetti. L’app SerDes Designer consente di progettare collegamenti di comunicazione cablati utilizzando l’analisi statistica e di studiare le configurazioni di equalizzatori per migliorare le prestazioni del canale. Puoi condurre esperimenti su più parametri, estrarre metriche di progettazione e visualizzare forme d’onda per collegamenti ad alta velocità come DDR5, PCIe e PAM. Inoltre, puoi automatizzare le simulazioni, analizzare i dati e creare visualizzazioni direttamente dalla riga di comando di MATLAB.
Per saperne di più
- Mixed-Signal Analyzer: integrazione con Cadence Virtuoso
- Analisi delle line card di un backplane
- Studio dell’interfaccia di integrità del segnale con la progettazione di esperimenti e la modellazione della superficie di risposta
- Ottimizzazione delle dimensioni dei transistor di un circuito analogico per ottenere le migliori prestazioni
- Ottimizzazione dell’altezza degli occhi nel modello del sistema SerDes
Integrazione con workflow di progettazione EDA
Generando codice Verilog®, SystemVerilog e VHDL® portabile e sintetizzabile dalle funzioni MATLAB, dai modelli Simulink e dai grafici Stateflow, puoi condurre analisi e ottimizzazioni RTL nelle fasi iniziali, comprese le valutazioni PPA (Power-Performance-Area). Questa funzionalità, insieme all’ottimizzazione del codice RTL in termini di velocità e area, all’evidenziazione dei percorsi critici e all’ottenimento di stime delle risorse, consente di eseguire lo shift-left del ciclo di progettazione e verifica. Un Workflow Advisor automatizza la prototipazione su schede AMD®, Intel® e Microchip e genera core IP per i workflow ASIC e FPGA. La tracciabilità garantisce la verifica del codice per applicazioni ad alta integrità che soddisfano standard come DO-254.
Video
- Da MATLAB a RTL ottimizzato in pochi minuti con HDL Coder e Cadence Stratus HLS (42:01)
- Dagli algoritmi all’implementazione su FPGA / ASIC con MATLAB e Simulink (57:05)
- Soluzione innovativa di elaborazione del segnale GSPS con MATLAB e Simulink per FPGA SoC (17:11)
- Sviluppo del LiDAR di prossima generazione con la progettazione Model-Based (12:40)
Casi dei clienti
- Renesas progetta e implementa un core IP di elaborazione immagini per ASICs con la progettazione Model-Based
- Rambus sviluppa blocchi DSP per ASIC utilizzando la sintesi di alto livello con HDL Coder
- Generazione di codice HDL compatibile con applicazioni spaziali per un processore di comunicazioni satellitari UHF presso Thales Alenia Space
- LG Electronics sviluppa fari intelligenti con un workflow di prototipazione rapida
- Semtech velocizza lo sviluppo di ASIC e FPGA di ricevitori digitali
Verifica anticipata
Partendo da livelli di astrazione più elevati con MATLAB e Simulink, è possibile sviluppare test bench e modelli algoritmici strettamente allineati ai requisiti di sistema. I modelli SystemVerilog DPI-C generati da MATLAB e Simulink facilitano la creazione di ambienti di verifica RTL, come Universal Verification Methodology (UVM), o di test harness per modelli SPICE®. Ciò consente di eseguire una verifica anticipata riutilizzando i modelli a livello di sistema validati dal team per l’architettura. Una volta che il progetto è pronto, è possibile verificare gli algoritmi tramite co-simulazione, con test bench in MATLAB o Simulink e progetti in simulatori come Cadence® Xcelium™, AMS, Spectre, Synopsys® VCS®, Siemens® Questa™ o il simulatore AMD® Vivado®. Questo approccio consente di aumentare significativamente la produttività e ridurre i tempi di verifica.
Casi dei clienti
- Semiconduttori NXP: verifica Environment-in-the-Loop di progetti di circuiti integrati per radar automotive
STMicroelectronics: riutilizzo dei componenti Simulink all’interno di ambienti di progettazione e verifica a livello di chip - Marvell Semiconductor, SeriaLink Systems e MathWorks (DesignCon 2022): validazione Shift-Left: come eseguire la validazione anticipata di segnali misti SerDes
- Allegro Microsystems: applicazione della verifica Model-Based allo sviluppo di ASIC per il settore automotive
- ROHM Semiconductor: miglioramento dell’efficienza dello sviluppo di circuiti integrati con la progettazione Model-Based