I progettisti di sistemi usano MATLAB e Simulink per sviluppare, distribuire e verificare progetti su dispositivi Versal™ Adaptive SoC. Con MATLAB e Simulink è possibile svolgere le seguenti attività:
- Modellazione e simulazione di algoritmi e architetture hardware
- Distribuzione di sistemi su schede Versal Adaptive SoC usando la generazione di codice HDL e C automatica
- Esecuzione del debug e verifica di algoritmi in esecuzione su schede di sviluppo Versal collegate ad ambienti di test MATLAB e Simulink
Uso di MATLAB e Simulink per lo sviluppo di sistemi su dispositivi Versal Adaptive SoC
Simulazione di progetti per dispositivi Versal Adaptive SoC
MATLAB e Simulink forniscono un ambiente per simulare e analizzare progetti SoC per dispositivi Versal Adaptive SoC. Potrai:
- Suddividere gli algoritmi tra porzioni da eseguire su processori Arm® Cortex®-A72 e da implementare come core IP nella logica programmabile
- Incorporare core IP in progetti di riferimento preconfigurati e modificare il modello creato per includere l’algoritmo destinato al processore
- Migliorare le funzionalità di modellazione e simulazione per includere gli effetti dell’architettura hardware (con SoC Blockset)
- Simulare applicazioni hardware/software che incorporano gli effetti della comunicazione tra processori, logica programmabile e memoria DDR off-chip (con SoC Blockset)
Distribuzione di modelli su schede Versal Adaptive SoC
HDL Coder e SoC Blockset offrono workflow dedicati per la distribuzione su schede Versal Adaptive SoC. Con HDL Coder puoi generare core IP dal tuo algoritmo con interfacce AXI4 e distribuirli sulla logica programmabile. Successivamente, utilizzando Embedded Coder puoi generare applicazioni software con driver di dispositivo per comunicare con le interfacce AXI4 dei core IP.
SoC Blockset fornisce un workflow integrato hardware/software basato su HDL Coder ed Embedded Coder per il targeting dei motori Scalar, Adaptable e DSP dei dispositivi Versal. SoC Blockset consente la personalizzazione automatizzata delle schede principali, delle schede aggiuntive, del sistema operativo e dell’IP.
Utilizzando i workflow di targeting di HDL Coder e SoC Blockset, è possibile:
- Prototipare il progetto sul Versal AI Core Series VCK190 Evaluation Kit in MATLAB e Simulink
- Regolare i registri AXI4 in MATLAB per modificare interattivamente i parametri dell’algoritmo sulle schede Versal
- Creare le tue definizioni di scheda e progetto di riferimento per schede hardware personalizzate basate su Versal
- Personalizzare modelli con interfacce interne predefinite, interfacce di input/output esterne e registri AXI4
Puoi anche utilizzare HDL Coder ed Embedded Coder (con AMD Vitis™ Model Composer) per eseguire il targeting di motori IA Versal
Esempi di Codice
- Prototipazione della progettazione FPGA su hardware AMD Versal con dati in tempo reale utilizzando i comandi MATLAB
- Introduzione al targeting della piattaforma Xilinx Versal ACAP
- Streaming di dati in modalità full-duplex tra software e hardware su piattaforma Versal
- Integrazione del core IP HDL con il motore IA Versal
Verifica degli algoritmi distribuiti su hardware Versal Adaptive SoC
È possibile verificare il proprio codice HDL con i test bench di MATLAB e Simulink piuttosto che scrivere test bench Verilog o VHDL. La verifica del codice consiste nell’uso della cosimulazione con simulatori HDL di Siemens® EDA, Cadence® e AMD Xilinx®. Questo processo consente di:
- Eseguire verifiche e test sul Versal AI Core Series VCK190 Evaluation Kit
- Verificare core IP programmate nella struttura interna dei dispositivi Versal con i test FPGA-in-the-Loop
- Eseguire test e debug sull’hardware tramite MATLAB per accedere alla memoria integrata con AXI Manager e l’acquisizione dati FPGA