MATLAB e Simulink per lo sviluppo di sistemi su Versal Adaptive SoC

I progettisti di sistemi usano MATLAB e Simulink per sviluppare, distribuire e verificare progetti su dispositivi Versal™ Adaptive SoC. Con MATLAB e Simulink è possibile svolgere le seguenti attività:

Modellazione e simulazione di algoritmi e architetture hardware
Distribuzione di sistemi su schede Versal Adaptive SoC usando la generazione di codice HDL e C automatica
Esecuzione del debug e verifica di algoritmi in esecuzione su schede di sviluppo Versal collegate ad ambienti di test MATLAB e Simulink

MATLAB e Simulink per lo sviluppo di sistemi su Versal ACAP

Uso di MATLAB e Simulink per lo sviluppo di sistemi su dispositivi Versal Adaptive SoC

Progettazione di motori di IA di Xilinx Versal ACAP con Simulink e Vitis Model Composer

Supporto per AMD-Xilinx Versal ACAP da SoC Blockset

Simulazione di progetti per dispositivi Versal Adaptive SoC

MATLAB e Simulink ti consentono di simulare e analizzare progetti SoC per dispositivi Versal Adaptive SoC. Questo approccio consente di:

Suddividere gli algoritmi tra porzioni da eseguire su processori Arm^® Cortex^®-A72 e da implementare come core IP nella logica programmabile
Incorporare core IP in progetti di riferimento preconfigurati e modificare il modello creato per includere l’algoritmo destinato al processore
Eseguire simulazioni di applicazioni hardware o software che incorporano gli effetti della comunicazione tra processori, logica programmabile e memoria DDR off-chip

Tre immagini con screenshot di SoC Model Creator a sinistra. Modello ad alto livello Simulink in alto. Modello software Simulink a destra.

Esempi di Codice

Ulteriori informazioni

Progettazione di motori di IA di Xilinx Versal ACAP con Simulink e Vitis Model Composer (21:00)

Kit di valutazione VCK190 della serie Versal AI Core di AMD Xilinx.

Distribuzione di modelli su schede Versal Adaptive SoC

SoC Blockset consente di realizzare applicazioni software e generare core IP. Il blockset consente anche di:

Guidare il processo di generazione di codice HDL e C a partire da modelli Simulink usando HDL Coder ed Embedded Coder
Prototipare sul kit di valutazione VCK190 della serie Versal AI Core di AMD
Personalizzare modelli con interfacce interne predefinite, interfacce di input/output (I/O) esterne e registri AXI4

Esempi di Codice

Ulteriori informazioni

Verifica degli algoritmi distribuiti su hardware Versal Adaptive SoC

È possibile verificare il proprio codice HDL con i test bench di MATLAB e Simulink piuttosto che scrivere test bench Verilog o VHDL. La verifica del codice funziona tramite l’uso della cosimulazione con simulatori HDL di Siemens^® EDA, Cadence^® e AMD^®. Questo processo consente di:

Eseguire verifiche e test sul kit di valutazione VCK190 della serie Versal AI Core
Verificare core IP programmate nella struttura interna dei dispositivi Versal Adaptive SoC con i test FPGA-in-the-Loop
Eseguire test e debug sull’hardware tramite MATLAB per accedere alla memoria integrata con AXI Manager e l’acquisizione dati FPGA