Passaggio alla progettazione Model-Based per lo sviluppo di FPGA, ASIC e SoC
Come iniziare con la progettazione di algoritmi e hardware digitale e con la verifica, collaborando per esplorare le opzioni di implementazione, accelerare le verifiche e generare componenti di verifica.
Video
Impara le nozioni base su MATLAB grazie a questo tutorial introduttivo di due ore, completamente gratuito, relativo alle feature e ai workflow usati più di frequente.
Formazione online interattiva
Impara le nozioni di base per creare, modificare e simulare modelli in Simulink with con questo tutorial introduttivo gratuito di tre ore.
Formazione online interattiva
Questo corso di tre giorni fornisce un'introduzione completa all'ambiente di calcolo tecnico MATLAB.
Formazione online interattiva o con insegnante
Questo corso di due giorni è dedicato agli ingegneri che si avvicinano per la prima volta alla modellazione di sistemi e algoritmi e alla convalida dei progetti in Simulink.
Formazione con insegnante
Scopri la progettazione Model-Based e impara a usare Simulink per creare diagrammi di blocco e modelli semplici.
Documentazione
Progettazione FPGA con MATLAB (5 video)
Guarda questo video suddiviso in cinque parti per saperne di più sulla progettazione FPGA con MATLAB. Scopri quali sono gli elementi più importanti da prendere in considerazione per il targeting di un algoritmo di elaborazione di segnali su hardware FPGA o ASIC.
Video
Utilizzo di HDL Coder WFA per implementare un effetto di distorsione
Questo tutorial mostra come progettare e implementare un algoritmo di elaborazione del segnale audio su hardware FPGA utilizzando HDL Coder
Post da blog
Applicazioni FPGA per DSP: La virgola fissa diventa semplice
Scopri come convertire progetti di comunicazione ed elaborazione del segnale da virgola mobile a un'implementazione a virgola fissa efficiente su FPGA.
Webinar registrato
Generazione di codice HDL a virgola mobile per hardware FPGA e ASIC
Generazione di codice VHDL o Verilog sintetizzabile e indipendente dalla destinazione direttamente da modelli a virgola mobile a precisione singola, doppia o mezza.
Dimostrazione video
Progettazione Model-Based di FPGA e ASIC nel contesto della sicurezza funzionale
Come progettare e implementare l’elaborazione di segnali, la progettazione di controllo e gli algoritmi di visione su FPGA, ASIC e SoC nel rispetto degli standard di sicurezza funzionale come ISO 26262, IEC 61508 o IEC 62304.
Video
Tutorial autogestito di HDL Coder
Questo tutorial illustra la procedura necessaria per implementare un algoritmo MATLAB in hardware FPGA.
Documenti ed esempi
Guida metodologica per l'apprendimento e la valutazione di HDL Coder
Queste linee guida aiutano a utilizzare HDL Coder per il tuo progetto e includono esempi per illustrare i concetti selezionati.
Documenti ed esempi
In queste tre giornate di corso ripasseremo i concetti fondamentali relativi ai DSP dal punto di vista dell’implementazione nella struttura interna di un FPGA.
Formazione con insegnante
Generazione di Codice HDL da Simulink
In queste due giornate di corso scoprirai come generare e verificare codice HDL da un modello Simulink usando HDL Coder e HDL Verifier.
Formazione con insegnante
Scopri come generare codice VHDL e Verilog per la programmazione FPGA o la prototipazione e la progettazione ASIC.
Documentazione
Implementazione hardware di algoritmi FFT ad alte prestazioni su FPGA
Utilizzando i parametri di blocco integrati del blocco FFT di DSP HDL Toolbox, gli ingegneri sono in grado di esplorare rapidamente le implementazioni dell’architettura, simulare la latenza dell’hardware e trasmettere i dati in ingresso con un’elaborazione basata su campioni o fotogrammi per soddisfare i requisiti di alta velocità.
Video
Sviluppo di FPGA, ASIC e SoC con MATLAB e Simulink
Scopri come la progettazione di alto livello in MATLAB e Simulink consente di ridurre i tempi di progettazione e verifica dei progetti ASIC e FPGA. HDL Coder fornisce questo ambiente di progettazione mentre HDL Verifier si collega a strumenti di verifica leader del settore per la progettazione v
Video
Workflow da MATLAB a SystemC per Cadence Stratus HLS
Scopri come produrre implementazioni del codice MATLAB ottimizzate per ASIC utilizzando HDL Coder. Genera codice SystemC sintetizzabile a virgola fissa con un test bench SystemC da utilizzare con lo strumento di sintesi ad alto livello Cadence Stratus HLS.
Video
From Algorithms to FPGA / ASIC Implementation with MATLAB and Simulink
Learn about the high-level design of FPGAs and ASIC with MATLAB and Simulink through live demonstrations using HDL Coder. The demonstration covers a step-by-step process from initial models, hardware construct incorporation, and RTL code generation.
Video
Miglioramento della verifica RTL con la connessione a MATLAB
Generazione di componenti SystemVerilog DPI per accelerare la creazione di ambienti di verifica, eseguire il debug di problemi con la co-simulazione tra MATLAB o Simulink e la simulazione HDL e scoprire come eliminare i bug molto prima grazie a una più ampia collaborazione.
Webinar registrato
Generazione di modelli DPI-C da MATLAB con HDL Verifier
Generazione di un modello di riferimento SystemVerilog DPI-C da utilizzare nella simulazione UVM da MATLAB con HDL Verifier.
Dimostrazione video
Generazione di SystemVerilog DPI per la verifica di sistemi di segnali misti e analogici
Esportazione di modelli Simulink analogici/di segnali misti nel simulatore di SystemVerilog.
Video
Importazione di codice HDL per la co-simulazione con Simulink
Utilizzo di HDL Verifier per importare codice VHDL o Verilog precedente o scritto a mano per la co-simulazione con Simulink.
Dimostrazione video
Utilizzo dell'acquisizione dati FPGA per il debug di un progetto
Questo tutorial dimostra come inserire funzionalità per estrarre dati da un prototipo FPGA a scopo di debug in MATLAB e Simulink
Post da blog
MATLAB come AXI Master con schede FPGA Xilinx e Soc Zynq
MATLAB come AXI Master in HDL Verifier fornisce l'accesso in lettura/scrittura a posizioni della memoria integrata su schede FPGA Xilinx® e SoC Zynq® da una sessione MATLAB. Scopri come viene utilizzato per controllare un IP core generato da HDL Coder.
Dimostrazione video
Documentazione di HDL Verifier
Scopri come testare e verificare i progetti Verilog e VHDL per FPGA, ASIC e SoC utilizzando simulatori HDL e schede FPGA.
Documentazione
ASIC Testbench for HDL Verifier
ASIC Testbench for HDL Verifier è un prodotto complementare che consente a HDL Verifier di generare componenti test bench da MATLAB o Simulink in ambienti Universal Verification Methodology (UVM) o SystemVerilog.
Documentazione
Esporta test bench UVM e SystemVerilog da MATLAB e Simulink in ambienti di produzione ASIC/FPGA per simulatori Cadence, Siemens, Synopsys e AMD.
Video
Usa SoC Blockset per progettare e simulare applicazioni con algoritmi di processori e FPGA e interfacce di memoria prima della distribuzione su hardware.
Video
Radio definita dal software utilizzando MATLAB e Simulink
Scopri come catturare ed elaborare dati wireless in tempo reale utilizzando MATLAB e piattaforme radio definita dal software (SDR).
Webinar registrato
Sviluppo di applicazioni radio per RFSoC con MATLAB e Simulink. (4 video)
Scopri come progettare e implementare un radar range-Doppler sulla piattaforma Xilinx Zynq UltraScale+ RFSoC. Simula gli effetti dell'accesso alla memoria esterna e della pianificazione delle attività, quindi verifica il comportamento con la generazione e distribuzione di codice.
Video
Elaborazione della visione per FPGA (5 video)
Scopri le considerazioni, il workflow e le tecniche per gestire un algoritmo di elaborazione della visione su hardware FPGA.
Serie di video
Distribuzione del Deep Learning su dispositivi embedded - L’utilità delle piattaforme FPGA
Scopri come progettare applicazioni di Deep Learning, computer vision ed elaborazione di segnali e distribuirle su FPGA Xilinx Zynq, GPU e CPU NVIDIA. Prototipa reti di Deep Learning nelle applicazioni basate su FPGA con il nuovo workflow basato su MATLAB.
Video
Certificazione di un sistema di controllo del volo implementato su SoC
Scopri come utilizzare la progettazione Model-Based per sviluppare un sistema di controllo del volo con software (codice C) e FPGA (codice HDL) implementati su SoC (system on a chip).
Video
Soluzioni CPU, FPGA e I/O per simulazioni e test in tempo reale con Simulink
Lo scopo del webinar è quello di fornire una panoramica sulla soluzione di simulazione e test in tempo reale (RTST) di MathWorks e Speedgoat per RCP/HIL. Trasferisci il tuo progetto di controllo da una simulazione desktop e testalo in tempo reale con hardware e I/O.
Webinar registrato
Simulazione Hardware-In-the-Loop (HIL) basata su FPGA per l’elettronica di potenza
Scopri come HDL Coder può implementare un modello Simscape in codice HDL per il test Hardware-In-the-Loop su una FPGA in una macchina target real-time di Speedgoat.
Webinar registrato
Programmazione di SoC Zynq di AMD in MATLAB e Simulink
Questo corso pratico di due giorni si concentra sullo sviluppo e la configurazione di modelli in Simulink e sulla distribuzione su SoC programmabile AMD Zynq-7000.
Formazione con insegnante
Radio definita dal software con Zynq in Simulink
Questo corso pratico di un giorno è incentrato sui progetti di modellazione basati su radio definita dal software in MATLAB e Simulink e sulla configurazione e distribuzione su ADI RF SOM.
Formazione con insegnante
Perché utilizzare le FPGA per il controllo motori
Scopri perché gli ingegneri di controllo motori valutano l'uso di FPGA e SoC per i progetti futuri e perché utilizzano Simulink con poca o nessuna programmazione FPGA.
Dimostrazione video
Supporto e assistenza
Scopri come usare i prodotti MATLAB e Simulink nel workflow partecipando a un seminario gratuito nella tua zona
Ottieni l’assistenza di cui hai bisogno per usare i nostri prodotti e servizi
